[VHDL编程] pulse

说明：实现功能简述:verilog写的 本模块主要功能是产生一个确定时钟周期长度（最长为256个时钟周期）的脉冲信号，可以自己设定脉冲长度，输出的脉冲信号与时钟上升沿同步 脉冲宽度 = pulsewide + 1 时钟周期 输入一个启动信号后，可以产生一个固定时钟周期长度的脉冲信号，与启动信号的长短无关！脉冲宽度可调！-Functional Descr iption of the module to achieve the main function is to produce a
<世海> 在 2025-12-26 上传 | 大小：1kb | 下载：0

[VHDL编程] Verilog_traffic_control

说明：verilog,交通灯控制器,包括左/右拐，红、黄、绿灯。-verilog, traffic light controllers, including the left/right, red, yellow, green.
<世海> 在 2025-12-26 上传 | 大小：1kb | 下载：0

[VHDL编程] interleaver_Matlab_Verilog

说明：Matlb和verilog编的两个文件。是关于OFDM通信中的交织。-Matlb and verilog OFDM communication interleave
<世海> 在 2025-12-26 上传 | 大小：1kb | 下载：0

[VHDL编程] tron

说明：Tron game, a video game developed by VHDL.
<wanghao> 在 2025-12-26 上传 | 大小：1.11mb | 下载：0

[VHDL编程] DDRSDRAM_MT46V32M16TG

说明：ddr控制器 对DDR实现读写控制-ddr control
<张琦> 在 2025-12-26 上传 | 大小：536kb | 下载：0

[VHDL编程] 8-layerelevatorrunprogram

说明：用VHDL代码编写的8层电梯工作过程，有详细的注释-VHDL code is written with 8-layer lift the working process, with detailed notes
<guosai> 在 2025-12-26 上传 | 大小：9kb | 下载：0

[VHDL编程] source

说明：《Verilog HDL程序设计教程》程序例子 带说明。对于要精通学习Verilog HDL者，有重要的帮助作用，里面全是源代码，供大家学习参考。-" Verilog HDL Programming Guide" program example with instructions. For those who want to master learning Verilog HDL, there is a great help, which all the source code
<马利> 在 2025-12-26 上传 | 大小：155kb | 下载：0

[VHDL编程] veriloghdl

说明：verilog hdl硬件描述语言，其中讲述了十个例子，帮助大家学习verilog hdl硬件描述语言。-verilog hdl hardware descr iption language, which describes 10 examples to help you learn verilog hdl hardware descr iption language.
<马利> 在 2025-12-26 上传 | 大小：3.98mb | 下载：0

[VHDL编程] pdf417decode2.0

说明：用于实现pdf417解码,二维码解码此系统可应用于需要对二维码进行识别的各种领域-pdf417decode,dimensional code decoding system can be applied to the need for two-dimensional code to identify the various areas, particularly
<loayu> 在 2025-12-26 上传 | 大小：197kb | 下载：0

[VHDL编程] multi71

说明： 本例中应用vhdl实现与71的相乘，使用的是移位相乘的方法-Vhdl application in this case multiplied by 71 to achieve and use the shift method of multiplying
<顾婷婷> 在 2025-12-26 上传 | 大小：328kb | 下载：0

[VHDL编程] fufenjieqi

说明：基于FPGA的复分接器，包括了M序列码的产生，2路数据复接，数据分接（包括巴克码的判断）。-FPGA-based compound splitters, including M sequence code generation, 2 channel data multiplexing, data tap (including the Barker code to judge).
<陈云> 在 2025-12-26 上传 | 大小：1kb | 下载：0

[VHDL编程] AdditionCounter

说明： 一个带有异步复位和同步时钟使能的十进制加法计数器-Asynchronous reset and synchronization with a clock enable decimal addition counter
<John> 在 2025-12-26 上传 | 大小：1kb | 下载：0