[VHDL编程] viterbidec

说明：关于fpga的论文，很有使用价值，希望大家能用的上。-Papers on the fpga, great value, I hope everyone can be the last.
<liuzhiyu> 在 2025-06-06 上传 | 大小：2kb | 下载：0

[VHDL编程] CPU

说明：八位简单risc cpu 设计的源代码，VHDL语言写的-8 Simple risc cpu design source code, VHDL language written
<yishi> 在 2025-06-06 上传 | 大小：210kb | 下载：0

[VHDL编程] source

说明：VerilogHDL的一些典型应用例子，附带程序-VerilogHDL examples of some typical applications, with programs
<李> 在 2025-06-06 上传 | 大小：169kb | 下载：0

[VHDL编程] Verilog

说明：东南大学Verilog HDL经典讲义，有助于初学者的学习-Southeast University, Verilog HDL classic lectures to help beginners learn
<李> 在 2025-06-06 上传 | 大小：582kb | 下载：0

[VHDL编程] Demultiplexer

说明：解复用器，很好很强大的程序 解复用器，很好很强大的程序-DEscr iptION : Demultiplexer -- Width: 8 -- Number of terminals: 4 -- Output enable active: HIGH -- Output active : HIGH
<王想> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] SHIFTER

说明：使用VHDL语言编写的移位加法器，经过硬件实现通过-shifter
<Saint Zhang> 在 2025-06-06 上传 | 大小：143kb | 下载：0

[VHDL编程] sin_gnt

说明：用FPGA实现的正选信号发生器，可以用于后续实验的信号源-sin_gnt
<Saint Zhang> 在 2025-06-06 上传 | 大小：913kb | 下载：0

[VHDL编程] adder

说明：完成8位全加器功能，从最底层的半加器到1位全加器在到8位全加器的完整设计-adder
<Saint Zhang> 在 2025-06-06 上传 | 大小：392kb | 下载：0

[VHDL编程] transfer

说明：实现UART的发送功能，采用了状态机来描述其功能。-Achieve UART transmit function, using the state machine to describe its function.
<liu weiwei> 在 2025-06-06 上传 | 大小：1kb | 下载：0

[VHDL编程] dianziqingsheji

说明：实现拟想要的音乐，基于at89s51单片机的电子琴设计！-To achieve the desired music to be based at89s51 keyboard microcontroller design!
<唐一峰> 在 2025-06-06 上传 | 大小：276kb | 下载：0

[VHDL编程] UART_VHDL

说明：UART VHDL component
<Dmitry> 在 2025-06-06 上传 | 大小：2kb | 下载：0

[VHDL编程] CRC16_VHDL

说明：CRC16 VHDL component implements sequential algorithm for incoming data CRC16 calculation
<Dmitry> 在 2025-06-06 上传 | 大小：3kb | 下载：0