资源列表
[VHDL编程] custom_mul
说明:vhdl编写的硬件乘法器-prepared by the VHDL hardware multiplier<刘陆陆> 在 2025-06-09 上传 | 大小:1kb | 下载:0
[VHDL编程] 基于FPGA的直接数字合成器设计
说明:1、 利用FLEX10的片内RAM资源,根据DDS原理,设计产生正弦信号的各功能模块和顶层原理图; 2、 利用实验板上的TLC7259转换器,将1中得到的正弦信号,通过D/A转换,通过ME5534滤波后在示波器上观察; 3、 输出波形要求: 在输入时钟频率为16KHz时,输出正弦波分辨率达到1Hz; 在输入时钟频率为4MHz时,输出正弦波分辨率达到256Hz; 4、 通过RS232C通信,实现FPGA和PC机之间串行通信,从而实现用PC机改变频率控制字,实现对输出正弦波频率的控制。-a use<竺玲玲> 在 2025-06-09 上传 | 大小:21kb | 下载:0
[VHDL编程] hdb3 decoder
说明:我上期做的VHDL设计方案,用于在FPGA或CPLD中实现HDB3的编码-I do view on the VHDL design options for the CPLD or FPGA to achieve HDB3 code<王薇> 在 2025-06-09 上传 | 大小:117kb | 下载:0
[VHDL编程] pn_code
说明:系数为4的扰码生成器,并每四位扰码产生一个触发串并转换的触发信号,可用于4b/5b编码的触发信号。verilog程序,带test程序-coefficient of the four scrambler generator, and every four scrambler have triggered a string conversion and the trigger signal can be used to trigger 4b/5b coding signal. Verilog pro<高广鹤> 在 2025-06-09 上传 | 大小:35kb | 下载:0