[VHDL编程] matlab_tdm_example_sp2010

说明：6位计数器 实现6位计数功能 很强大哦 实现6位计数功能 -6 Counter
<陈常常> 在 2025-07-28 上传 | 大小：18.07mb | 下载：0

[VHDL编程] TRDB_LCM

说明：DE1/DE2的TRDB_LCM驱动Verilog源代码。-DE1/DE2 of TRDB_LCM drive Verilog source code.
<zhouxiao> 在 2025-07-28 上传 | 大小：243kb | 下载：0

[VHDL编程] TRDB_DC2

说明：DE1/DE2CCD摄像头Verilog源代码。-DE1/DE2CCD camera Verilog source code.
<zhouxiao> 在 2025-07-28 上传 | 大小：9.9mb | 下载：0

[VHDL编程] 8051vhdl_ip_core

说明：8051完整ip内核Vhdl源代码程序。-8051 ip core Vhdl complete source code program
<zhouxiao> 在 2025-07-28 上传 | 大小：638kb | 下载：0

[VHDL编程] sdram_hr_hw

说明：SDRAM 读写控制检测Verilog源代码程序。-SDRAM read and write Verilog source code control testing procedures.
<zhouxiao> 在 2025-07-28 上传 | 大小：100kb | 下载：0

[VHDL编程] Descrierea_comenzilor

说明：Translation of the datasheet of the UC1610 GLCD controller
<Morphy> 在 2025-07-28 上传 | 大小：17kb | 下载：0

[VHDL编程] ALAW_LINEAR_CONVERTER

说明：This a HDL implementation of G711 A-LAW codec. It converts LINEAR to ALAW and vice versa. -This is a HDL implementation of G711 A-LAW codec. It converts LINEAR to ALAW and vice versa.
<Christian> 在 2025-07-28 上传 | 大小：3kb | 下载：0

[VHDL编程] AD1674

说明：This is an interface in HDL for the AD1674 ADC converter.
<Christian> 在 2025-07-28 上传 | 大小：2kb | 下载：0

[VHDL编程] clock

说明：用Verilog语言实现一个时分秒及时的时钟-Verilog language with a time clock when the minute and second
<周一> 在 2025-07-28 上传 | 大小：1kb | 下载：0

[VHDL编程] flag

说明：vga is video graphics
<zakirhussain> 在 2025-07-28 上传 | 大小：1.27mb | 下载：0

[VHDL编程] vhdl2

说明：This a useful book when you are learning VHDL.-This is a useful book when you are learning VHDL.
<rongya> 在 2025-07-28 上传 | 大小：548kb | 下载：0

[VHDL编程] DESalgorithmforfpgadesignsata

说明：利用fpga接sata的方案，在fpga进行des加密，难得的参考价值-Sata using fpga access program, conducted in fpga des encryption, unique reference
<tianzhen> 在 2025-07-28 上传 | 大小：3.57mb | 下载：0