资源列表

« 1 2 ... .98 .99 .00 .01 .02 1403.04 .05 .06 .07 .08 ... 4310 »

[VHDL编程vhdl

说明:数字密码锁的设计 这是本人一周实习 实现的,完全正确,请放心!-vhdl sheji
<马生> 在 2025-06-10 上传 | 大小:7kb | 下载:0

[VHDL编程e1framerdeframer

说明:E1 fr a mer/De-fr a mer, Also include the data check (CRC) and channel coding/decoding-E1 fr a mer and defr a mer, clock adjust, clock phase adjust
<章容> 在 2025-06-10 上传 | 大小:17kb | 下载:0

[VHDL编程notefortx_src

说明:数字电视,清华大学关于dtmb调制器的 代码描述-Digital TV, Tsinghua University, the code on the dtmb modulator described
<jack> 在 2025-06-10 上传 | 大小:24kb | 下载:0

[VHDL编程dayclock

说明:EDA电子钟,除了基本的功能以外,可实现秒表,闹钟等功能。-EDA electronic clock。include the second clock,alarm clock.
<sunying> 在 2025-06-10 上传 | 大小:980kb | 下载:0

[VHDL编程div

说明:VERILOG除法器,已经调试好。大家可以参照学习.-sub-divided function,I have debug it right.It is helpful to you
<xiaowang> 在 2025-06-10 上传 | 大小:126kb | 下载:0

[VHDL编程BEE

说明:蜂鸣器实验verilog代码,我已经调试好。希望供大家学习使用。-Verilog HDL experiment code for bee. Debug it right.
<xiaowang> 在 2025-06-10 上传 | 大小:81kb | 下载:0

[VHDL编程moore

说明:moore状态机实验verilog代码,我已经调试好。希望供大家学习使用。-moore state machine code of verilog HDL.Debug it right.
<xiaowang> 在 2025-06-10 上传 | 大小:289kb | 下载:0

[VHDL编程miaobiao

说明:秒表实验verilog代码,我已经调试好。希望供大家学习使用。-clock using counter code of verilog HDL.I debug it right
<xiaowang> 在 2025-06-10 上传 | 大小:391kb | 下载:0

[VHDL编程e1framerdeframer_latest

说明:实现E1信号的成帧、CRC校验功能,双向通信,双工工作,实际检验通过-E1 signal to achieve a framing, CRC checking function, two-way communication, duplex work, the actual test by
<宋珂> 在 2025-06-10 上传 | 大小:35kb | 下载:0

[VHDL编程tdm_latest[1]

说明:TDM,就是时分复用。本程序完成4通道,没通道最多32路64K信号的交换,就是说可以完成32x4个电话信号交换-TDM, is time-division multiplexing. The process is complete 4-channel, no channel up to 64K 32 to exchange signals, that can be done 32x4 telephone signal exchange
<宋珂> 在 2025-06-10 上传 | 大小:794kb | 下载:0

[VHDL编程hdlc_latest[1]

说明:HDLC解码控制,包括CRC校验,可以在一片3400A FPGA上实现8解码-HDLC decoding control, including the CRC check can be realized in a 3400A FPGA 8 decoding
<宋珂> 在 2025-06-10 上传 | 大小:560kb | 下载:0

[VHDL编程fulladder

说明:simulation full adder using vhdl-simulation full adder using vhdl
<vu minh duc> 在 2025-06-10 上传 | 大小:7.69mb | 下载:0
« 1 2 ... .98 .99 .00 .01 .02 1403.04 .05 .06 .07 .08 ... 4310 »

源码中国 www.ymcn.org