资源列表
[VHDL编程] Altera-FPGACPLD
说明:Altera FPGACPLD设计(基础篇)配套光盘,提供了书中所有示例的完整工程文件、设计源文件和说明文件。 每个工程示例都包括了该工程的项目文件、源文件、报告文件和生成结果等文件,读者可以用Quartus II或相应的软件直接打开。设计源文件根据设计输入类型分为源代码或原理图等。-Altera FPGACPLD Design (fundamental) supporting CD-ROM, the book provides a complete project files for al<lyy> 在 2025-06-04 上传 | 大小:58.21mb | 下载:0
[VHDL编程] ptpress
说明:Altera FPGACPLD设计(高级篇)配套光盘,提供了书中所有示例的完整工程文件、设计源文件和说明文件。 每个工程示例都包括了该工程的项目文件、源文件、报告文件和生成结果等文件,读者可以用Quartus II或相应的软件直接打开。设计源文件根据设计输入类型分为源代码或原理图等。-Altera FPGACPLD Design (Advanced papers) supporting CD-ROM, the book provides a complete project files fo<lyy> 在 2025-06-04 上传 | 大小:52.88mb | 下载:0
[VHDL编程] MMC_SD_interface
说明:sd card interface in altera kit de2<linh nguyen duy> 在 2025-06-04 上传 | 大小:3kb | 下载:0
[VHDL编程] SPconversion_CPLD_FPGA_VHDL
说明:基于状态机的8bit并串变换,使用VHDL语言,使用Xilinx ISE,程序特点是使用了状态机,通过分析可以学习如何使用状态机编程,并完成8bit并串变换的功能-8bit based on state machines and string transformation, using VHDL language, using the Xilinx ISE, process characterized by the use of the state machine, the analysis c<magict> 在 2025-06-04 上传 | 大小:1kb | 下载:0
[VHDL编程] Xilinx_DCM
说明:基于ise 10.0来实现Xilinx的时钟设计和管理-Xilinx dcm digital clock manager<ise_dcm> 在 2025-06-04 上传 | 大小:8kb | 下载:0
[VHDL编程] clk_counter
说明:计数器,可以通过数码管显示数字,包括了分频器,进制设定-clk_counter<孙浩源> 在 2025-06-04 上传 | 大小:1kb | 下载:0