[VHDL编程] DS18B20Verilog

说明：温度传感器DS18B20的Verilog驱动程序希望对大家有所提示和帮助-Verilog
<张超> 在 2025-06-05 上传 | 大小：3kb | 下载：0

[VHDL编程] subtractor

说明：Verilog source code for full subtractor module build with predefined nor gates.
<CRC PUCMG> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] subtractor2

说明：Verilog full subtractor module and tests build with a half subtractor made with predefined nand gates.
<CRC PUCMG> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] subtractor3

说明：Verilog 3bit full subtractor module and tests build with predefined nor gates.
<CRC PUCMG> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] subtractor4

说明：Verilog half subtractor module and tests build with made with gates built with expression modules.
<CRC PUCMG> 在 2025-06-05 上传 | 大小：1kb | 下载：0

[VHDL编程] NIOSIIREV[1].0.2

说明：一个很不错的学习FPGA NIOSII学习资料-A very good learning materials learning FPGA NIOSII
<liuxinjiang> 在 2025-06-05 上传 | 大小：2.08mb | 下载：0

[VHDL编程] m7000

说明：m7000是FPGA的一种主要的芯片，该文比较适合初学者阅读-m7000
<wenwen> 在 2025-06-05 上传 | 大小：780kb | 下载：0

[VHDL编程] answermachine5

说明：这次设计的抢答器主要四部分组成，由优先编码器，寄存器和译码器组成的抢答电路，十进制计数器组成的倒计时电路，555定时器组成的秒脉冲发生器，十六进制计数器组成的计数器。-The design of the Responder mainly of four parts, by the priority encoder, register, and the composition of the answer in the decoder circuit, consisting of decimal c
<小王珊珊> 在 2025-06-05 上传 | 大小：304kb | 下载：0

[VHDL编程] 20FIRfilterwithCSD

说明：20阶FIR滤波器，用CSD编码对参数进行了设计-20-order FIR filter with CSD coding of the design parameters
<zhuhui> 在 2025-06-05 上传 | 大小：3kb | 下载：0

[VHDL编程] 20FIRFilterDecimal

说明：20阶FIR数字滤波器，参数没有进行倍数扩大，参数经过CSD编码处理-20-order FIR digital filter, the parameter no multiple expansion, parameter encoding process after CSD
<zhuhui> 在 2025-06-05 上传 | 大小：2kb | 下载：0

[VHDL编程] DualPortRAM

说明：此程序是Verilog HDL语言读写RAM的程序希望大家有用-This is Verilog HDL Promang
<赵书俊> 在 2025-06-05 上传 | 大小：1.46mb | 下载：0

[VHDL编程] 51SCMTutorial

说明：《精彩51单片机教程》适合初学者，很难得-" Discover the 51 SCM Guide" for beginners, very rare
<张一一> 在 2025-06-05 上传 | 大小：1004kb | 下载：0