[VHDL编程] CNT4

说明：4进制加法计数器,实现简单的4进制计数功能, 有进位输出,清零复位的功能,简单易行.-4 binary counter addition, the 4 simple binary counting function, carry out, clear reset function, simple.
<寒星> 在 2025-05-22 上传 | 大小：175kb | 下载：0

[VHDL编程] COUNTER32B

说明：32位移位寄存器,实现具体右移功能的32为寄存器,结构简单,通过时序验证-32-bit shift register 32 functions to achieve specific right to register, simple structure, through the timing verification
<寒星> 在 2025-05-22 上传 | 大小：244kb | 下载：0

[VHDL编程] edit16_4

说明：16-4编码器,实现16位转4位的编码,是4-16译码器的逆程序,通过时序验证-16-4 encoder to achieve 16-bit to 4-bit code, is the inverse process decoder 4-16 through the timing verification
<寒星> 在 2025-05-22 上传 | 大小：211kb | 下载：0

[VHDL编程] 8255_HDL

说明：8255为常用的接口类型。该代码主要描述用硬件语言实现8255并行接口，-it mainly describes how to finish a 8255 by HDL
<liuning0041> 在 2025-05-22 上传 | 大小：33kb | 下载：0

[VHDL编程] eit8_3

说明：8-3译码器,实现3-8译码器的逆功能,简单易行,已通过时序验证.-8-3 decoder, to achieve the inverse function of the decoder 3-8, simple, has passed the timing verification.
<寒星> 在 2025-05-22 上传 | 大小：210kb | 下载：0

[VHDL编程] 4_2

说明：4位二进制加法计数器,实现简单的加法功能,最高支持4位,用二进制形式计算.-Counter 4-bit binary addition, addition of simple features, up to 4, with binary calculations.
<寒星> 在 2025-05-22 上传 | 大小：369kb | 下载：0

[VHDL编程] SHFRT1_4

说明：4位并入串出移位寄存器,实现并串转换,简单易行,通过时序验证.-4-bit shift register into the string out to achieve and string conversion, simple, through sequence verification.
<寒星> 在 2025-05-22 上传 | 大小：200kb | 下载：0

[VHDL编程] SHFRT4_1

说明：四位串入并出移位寄存器,实现串并转换,已通过时序验证-Four series in and out of shift register, to achieve string and conversion, has passed the timing verification
<寒星> 在 2025-05-22 上传 | 大小：196kb | 下载：0

[VHDL编程] CNT10

说明：十进制计数器,实现异步复位,同步清零功能, 方法简单易行,通过时序验证.-Decimal counter, asynchronous reset, synchronous clear function, simple and easy, by timing verification.
<寒星> 在 2025-05-22 上传 | 大小：197kb | 下载：0

[VHDL编程] edit4_16

说明：4-16译码器,实现4位至16位的译码功能,类似于3-8译码器,通过时序验证.-4-16 decoder to achieve 4-16 in the decoding functions, similar to the 3-8 decoder, through the timing verification.
<寒星> 在 2025-05-22 上传 | 大小：449kb | 下载：0

[VHDL编程] alarm

说明：用Verilog语言描述一个定时器的设计，该定时器具有闹表，定时，和正常时间显示的功能- It designs a clock by Verilog
<liuning0041> 在 2025-05-22 上传 | 大小：702kb | 下载：0

[VHDL编程] pong_bats

说明：用Verilog语言描述乒乓球游戏，并借助VGA平台进行显示，该游戏可以实现乒乓球的变速，并实现计分的功能-it describes Pingpang Game
<liuning0041> 在 2025-05-22 上传 | 大小：3.45mb | 下载：0