[VHDL编程] can2spec

说明：CAN Specification for people looking forward to design Verification IPs and design IPs
<jijo> 在 2025-06-13 上传 | 大小：266kb | 下载：0

[VHDL编程] arbiter_priority

说明：A priority arbiter design which will help some people out there. hope this will be useful for verification engineers
<jijo> 在 2025-06-13 上传 | 大小：74kb | 下载：0

[VHDL编程] 3

说明：】文章介绍了用于体育比赛的数字秒表的VHDL 设计, 并基于FPGA 在MAXPLUS2 软件下, 采用ALTRA 公司FLEX10K 系列的EPF10K10LC84- 4 芯片进行了计算机仿真-】 This article introduces digital stopwatch for sports competition in the VHDL design and FPGA-based software in MAXPLUS2, using ALTRA company FLEX10K
<孤星寒> 在 2025-06-13 上传 | 大小：49kb | 下载：0

[VHDL编程] SystemVerilogforDesignsecondEdition

说明：ebook for SystemVerilog for Design second Edition
<sina_elec> 在 2025-06-13 上传 | 大小：2.25mb | 下载：0

[VHDL编程] SystemVerilog_3.1a

说明：System verilog manual 3.1
<sina_elec> 在 2025-06-13 上传 | 大小：2.82mb | 下载：0

[VHDL编程] Vhdl

说明：Very hardware descr iption language tutorial
<hamed> 在 2025-06-13 上传 | 大小：2kb | 下载：0

[VHDL编程] VerilogHDLexample

说明：可综合的VerilogHDL设计实例 ---简化的RISC CPU设计简介-VerilogHDL comprehensive design example can be simplified RISC CPU design--- Introduction---
<李辉> 在 2025-06-13 上传 | 大小：681kb | 下载：0

[VHDL编程] EasyFPGA060_Routine_RAM

说明：EasyFPGA060 RAM实验例程与文档-EasyFPGA060 RAM test routines and documentation
<davidpudn> 在 2025-06-13 上传 | 大小：2.49mb | 下载：0

[VHDL编程] EasyFPGA060_Routine_Comparator

说明：EasyFPGA060 比较器实验例程和文档-EasyFPGA060 comparator test routines and documentation
<davidpudn> 在 2025-06-13 上传 | 大小：666kb | 下载：0

[VHDL编程] EasyFPGA060_Routine_Shifter

说明：EasyFPGA060 移位寄存器实验例程和文档-EasyFPGA060 shift register and document experimental routines
<davidpudn> 在 2025-06-13 上传 | 大小：903kb | 下载：0

[VHDL编程] SystemVerilogforVerification2ndEd

说明：ebook for System Verilog for Verification second edition
<sina_elec> 在 2025-06-13 上传 | 大小：1.86mb | 下载：0

[VHDL编程] da

说明：FIR滤波器利用串行DA算法实现16阶的，直接可用 ，用VHDL编程-Serial DA FIR filter algorithm using 16 bands, directly available, VHDL programming
<赵擎天> 在 2025-06-13 上传 | 大小：210kb | 下载：0