[VHDL编程] verilog_decimal_BCD

说明：用verilog写的十进制转BCD码,希望对大家有帮助-Verilog to write with decimal switch BCD, we hope to help
<veskel> 在 2025-06-08 上传 | 大小：56kb | 下载：0

[VHDL编程] counter

说明：这是一个从零计数到9999在归零的vhdl程序，程序不复杂，对于理解分频原理，数码管显示原理有很大的帮助-This is a count from zero to zero in the vhdl program in 9999, the program is not complicated, the principle for understanding the frequency, digital display of great help to the principle
<王冰> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] Xilinx_MicroBlaze

说明：手把手学习xilinx的microblaze的使用方法，doc文档，希望对大家有帮助-Hands-on learning to use xilinx the microblaze, doc documents, we want to help
<veskel> 在 2025-06-08 上传 | 大小：5kb | 下载：0

[VHDL编程] ram_dual

说明：Design of a DRAM of any bit
<Sibasankar Padhy> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] Quartus

说明：
<罗宾> 在 2025-06-08 上传 | 大小：2.24mb | 下载：0

[VHDL编程] DE2_70_TV

说明：基于FPGA的视频转化的I2c配置芯片解码模块和解交织模块-FPGA-based video conversion reconciliation I2c configuration chip interleaving block decoding module
<小锋> 在 2025-06-08 上传 | 大小：697kb | 下载：0

[VHDL编程] CRC

说明： 循环冗余校验(CRC)模块设计 循环冗余校验(CRC)模块设计-Cyclic Redundancy Check (CRC) module design cyclic redundancy check (CRC) module design cyclic redundancy check (CRC) module design
<周鹏飞> 在 2025-06-08 上传 | 大小：148kb | 下载：0

[VHDL编程] quartusHH

说明：基于Quartus II的EDA时钟模块-Quartus II EDA based on the clock module
<小锋> 在 2025-06-08 上传 | 大小：17kb | 下载：0

[VHDL编程] Newnes_Design_Recipes_for_FPGAs

说明：This book is designed to be a desktop reference for engineers, students and researchers who use Field Programmable Gate Arrays(FPGA) as their hardware platform of choice.
<Nima> 在 2025-06-08 上传 | 大小：1.31mb | 下载：0

[VHDL编程] huaweitongbudianlusheji

说明：华为同步电路设计规范，里面有很多经验的东西，值得学习一下-Huawei synchronous circuit design, there are a lot of experience of things, it is worth learning about
<吕飞> 在 2025-06-08 上传 | 大小：343kb | 下载：0

[VHDL编程] TheVerilogHardwareDescriptionLanguage

说明：国外的一本verilog方面的书籍，挺经典的。大家有兴趣的可以读一读，读原著的感觉很不一样，可以学到很多东西-Abroad, a verilog books, very classic. We are interested can read, Du Yuanzhu feel very different, you can learn a lot
<吕飞> 在 2025-06-08 上传 | 大小：6.86mb | 下载：0

[VHDL编程] LIP1731CORE_system_gbus_arbiter

说明：Verilog system G bus arbiter module
<jc> 在 2025-06-08 上传 | 大小：40kb | 下载：0