[VHDL编程] jpeg_verilog

说明：Jpeg压缩的Verilog代码，小图片-Jpeg compression of the Verilog code
<chen> 在 2025-09-17 上传 | 大小：159kb | 下载：0

[VHDL编程] ddr

说明：DDR SDRAM 控制器 VHDL代码，可支持32bits数据总线-VHDL code for DDR SDRAM controller, supporting 32bits data bus
<chen> 在 2025-09-17 上传 | 大小：9kb | 下载：0

[VHDL编程] simple_spi_top

说明：简单的SPI接口控制器代码。Verilog-A simple SPI interface controller code. Verilog
<chen> 在 2025-09-17 上传 | 大小：3kb | 下载：0

[VHDL编程] CPU

说明：一个完整的流水CPU设计，quartus平台，Verilog实现-CPU design a complete water, quartus platform, Verilog realization
<涯> 在 2025-09-17 上传 | 大小：1.05mb | 下载：0

[VHDL编程] MIPS_CPU

说明：一个完整的MIPS CPU的设计，是创新设计项目，内含详细的项目设计报告-A complete MIPS CPU design, innovative design projects, detailed project design report containing
<涯> 在 2025-09-17 上传 | 大小：1.78mb | 下载：0

[VHDL编程] chuankou

说明：实现串口通信:包括发送，接收，时钟以及顶层模块-function of Serial Comunications
<海风> 在 2025-09-17 上传 | 大小：2kb | 下载：0

[VHDL编程] chengfaqi.doc

说明：设计一个两个5位数相乘的乘法器。用发光二极管显示输入数值，用7段显示器显示结果。乘数和被乘数分两次输入(verilog语言实现)-Design a multiplier of two 5-digit multiplication. Enter the value with the light-emitting diode display, with 7-segment display shows the results. Multiplier and the multiplicand input
<huanhuan> 在 2025-09-17 上传 | 大小：362kb | 下载：0

[VHDL编程] CPU

说明：16位简单cpu用VHDL语言实现。里面有好几个的》-16-bit cpu with a simple VHDL language. There are several of the "
<pjj> 在 2025-09-17 上传 | 大小：3.03mb | 下载：0

[VHDL编程] fir

说明：11阶的FIR 数字滤波器-11-order FIR digital filter
<重阳> 在 2025-09-17 上传 | 大小：1kb | 下载：0

[VHDL编程] circle

说明：VHDL routine to draw a circle using the midtpoint algorithm.
<jcgcecilia> 在 2025-09-17 上传 | 大小：2kb | 下载：0

[VHDL编程] BeijingUniversityTutorialforVerilog

说明：Verilog超详细教程，北大微电子系硬件设计入门教程。-Super detailed tutorial Verilog, hardware design, Department of Microelectronics, Peking University Tutorial.
<胡国平> 在 2025-09-17 上传 | 大小：1.19mb | 下载：0

[VHDL编程] DE2_lab_exercises

说明：Altera DE2 原装光盘附带 案例教程 手把手教 十个实验 verilog hdl/vhdl-DE2_labs_ exercise with verilog/vhdl
<电风扇> 在 2025-09-17 上传 | 大小：1.51mb | 下载：0