资源列表

« 1 2 ... .22 .23 .24 .25 .26 1727.28 .29 .30 .31 .32 ... 4310 »

[VHDL编程b.cpp

说明:This all about c++ programming language for new c++ users-This is all about c++ programming language for new c++ users
<Chan Li Li> 在 2025-06-17 上传 | 大小:1kb | 下载:0

[VHDL编程dianzhen(ok)

说明:驱动8*8点阵块显示汉字,可以自己根据要显示的内容随意更改,已通过验证。-Blocks of 8* 8 dot matrix drive display Chinese characters, you can display the content according to their random changes, has been verified.
<yangxiao> 在 2025-06-17 上传 | 大小:255kb | 下载:0

[VHDL编程boxingfasheng

说明:三角波、正弦波、余弦波、方波的产生VHDL代码程序,可以根据自己的需要得到相应的波形。-Triangular wave, sine wave, cosine wave, square wave generated VHDL code program, according to their own needs the corresponding waveform.
<yangxiao> 在 2025-06-17 上传 | 大小:457kb | 下载:0

[VHDL编程lastjiaotongdeng

说明:vhdl 交通灯源代码(特殊状态控制,数码管动态扫描,时间预置功能)-vhdl source code of traffic lights (special state control, the digital dynamic scanning, the time preset function)
<xtbbbbdx> 在 2025-06-17 上传 | 大小:125kb | 下载:0

[VHDL编程CPU

说明:mips系列,CPU的Verilog语言设计,自己写的-mips series, CPU of the Verilog language design, to write their own
<ysshr> 在 2025-06-17 上传 | 大小:4kb | 下载:0

[VHDL编程1

说明:计算机组成原理大实验 北邮 硬连线控制器-computer
<文字> 在 2025-06-17 上传 | 大小:171kb | 下载:0

[VHDL编程hw4

说明:SSD_Stopwatch in VHDL
<mmm> 在 2025-06-17 上传 | 大小:129kb | 下载:0

[VHDL编程TestBench

说明:TestBench for stop_watch in VHDL
<mmm> 在 2025-06-17 上传 | 大小:4kb | 下载:0

[VHDL编程firewire

说明:test former partlelr list
<Thiago> 在 2025-06-17 上传 | 大小:4kb | 下载:0

[VHDL编程FTCTRL

说明:这个是数字频率计,是eda课程当中的一个实验题目-This is the digital frequency meter, which is an experimental eda subject of course
<phantom> 在 2025-06-17 上传 | 大小:825kb | 下载:0

[VHDL编程Altera_DDR_controller_core

说明:Altera DDR SDRAM控制器完整Verilog代码包,包括Verilog源代码,Doc说明文档,仿真DDR芯片模型,仿真testbench等-Altera DDR SDRAM Controller. Verilog source codes, descr iption documents, DDR verilog model and simulation testbench are all included.
<沈志> 在 2025-06-17 上传 | 大小:735kb | 下载:0

[VHDL编程SDHdet

说明:从SDH字节流中,提取E2字节,并按照64K速率分别串行输出E2码流及时钟,其中64K时钟要求基本均匀。-SDH byte stream from the extracted E2 bytes, and the serial output in accordance with rates of E2 64K stream and clock, which clock 64K basic uniform requirements.
<魏可> 在 2025-06-17 上传 | 大小:1kb | 下载:0
« 1 2 ... .22 .23 .24 .25 .26 1727.28 .29 .30 .31 .32 ... 4310 »

源码中国 www.ymcn.org