[VHDL编程] Adder_Kogge_Stone_32bit_With_Test_Bench

说明：verilog source code and test bench of Adder Kogge Stone 32-Bit
<abanuaji> 在 2025-06-19 上传 | 大小：516kb | 下载：0

[VHDL编程] transpose_buffer

说明：verilog source code for transpose buffer 8x8 matrics
<abanuaji> 在 2025-06-19 上传 | 大小：1kb | 下载：0

[VHDL编程] RGB_YCrCb_Multiplierless_Color_Converter

说明：verilog source code for RGB YCrCb color converter
<abanuaji> 在 2025-06-19 上传 | 大小：1kb | 下载：0

[VHDL编程] ADCData

说明：ADC Interface to read into FPGA
<Sam> 在 2025-06-19 上传 | 大小：2kb | 下载：0

[VHDL编程] wangshibo

说明：运算器，设计一个4位的算术逻辑单元能够进行下列运算：加法、减法、加1、减1、与、或、非和传递。-yunsuanqi
<王世博> 在 2025-06-19 上传 | 大小：36kb | 下载：0

[VHDL编程] FIRandMATLAB

说明：FIR数字滤波器的MATLAB设计与DSP实现-FIR and MATLAB
<xuwei> 在 2025-06-19 上传 | 大小：496kb | 下载：0

[VHDL编程] PRINTBMP

说明：用于设置显示电脑的SVGA模式，及各个色彩寄存器，来显示输出BMP 图像-to set model of SVGA and register to output the BMP image
<李龙飞> 在 2025-06-19 上传 | 大小：1kb | 下载：0

[VHDL编程] 7_1LVDS_serilizer

说明：7:1LVDS编码 为LVDS方面需求的人提供参考设计，很高兴- This VHDL or Verilog source code is intended as a design reference which illustrates how these types of functions can be implemented. It is the user s responsibility to verify their design for consistency a
<大方的> 在 2025-06-19 上传 | 大小：1kb | 下载：0

[VHDL编程] 12.4Uart

说明：最简单的verilog串口发送接收源代码,已经上机调试,请放心,直接使用-Simple transmit and receive serial verilog source code, has been on the machine commissioning, please rest assured, direct use
<大方的> 在 2025-06-19 上传 | 大小：199kb | 下载：0

[VHDL编程] microwave

说明：这是用VHDL语言编译的微波炉控制器的源程序，供大家参考。其中包括扫描显示、计数器等部分。-This is compiled with VHDL, microwave oven controller of the source, for your reference. These include scanning display, counters and other parts.
<肖> 在 2025-06-19 上传 | 大小：5kb | 下载：0

[VHDL编程] UART

说明：UART发送verilog源码，波特率115200，以及testbench源码-Send verilog source UART baud rate 115200, and testbench source
<宁馫圈> 在 2025-06-19 上传 | 大小：66kb | 下载：0

[VHDL编程] fifo

说明：高性能设计中常用的fifo模型，采用单端读取数据的方式，数据的位宽以及fifo的深度可以设置。通过modelsim仿真-Fifo design commonly used in high-performance models, using single-ended way to read data, the data bit width and the depth of the fifo can be set. Modelsim simulation by
<megamus> 在 2025-06-19 上传 | 大小：19kb | 下载：0