资源列表

« 1 2 ... .51 .52 .53 .54 .55 1756.57 .58 .59 .60 .61 ... 4310 »

[VHDL编程key_master_0621

说明:关于4*4矩阵键盘扫描电路verilog代码设计,支持Avalon总线-On the 4* 4 matrix keyboard scanning circuit verilog code design, support Avalon bus
<jacky> 在 2025-06-18 上传 | 大小:2kb | 下载:0

[VHDL编程FPGAtraining

说明:远立科技FPGA培训文档,关于GFP项目的一些细节,很好的!-Yuan established FPGA technology training documentation
<benben> 在 2025-06-18 上传 | 大小:1.46mb | 下载:0

[VHDL编程sequential

说明:簡易verilog範例, 初學者容易上手-the simple verilog example, it is easy to starter to learn verilog
<Roger> 在 2025-06-18 上传 | 大小:8kb | 下载:0

[VHDL编程FPGAexampledesign

说明:参加设计大赛时用的FPGA的例程,应该有很*价值-Participated in the design competition with the FPGA when the routine, there should be a great reference! ! !
<benben> 在 2025-06-18 上传 | 大小:12.04mb | 下载:0

[VHDL编程ViterbiFPGA

说明:探讨了CDMA 数字移动通信中的差错控制问题, 研究用约束度K = 9 的卷积编码 和最大似然V iterbi 译码的差错控制方案. 在V iterbi 译码算法中, 提出了原位运算度量、保 存路径转移过程和循环存取幸存路径等方法, 能有效地减少存储量、降低功耗, 使得K = 9 的V iterbi 译码算法可在以单片XC4010 FPGA 为主的器件上实现, 其性能指标符合CD2 MA 数字移动通信IS 95 标准要求. 文中给出了实测的算法性能, 讨论了FPGA 具体实现
<tsincons> 在 2025-06-18 上传 | 大小:358kb | 下载:0

[VHDL编程Decoder_3_to_8

说明:Testbench to generate some stimulus and display the results for the 3-to-8 decoder module
<Mohsen> 在 2025-06-18 上传 | 大小:3kb | 下载:0

[VHDL编程Mux_16to1

说明:Structural of a 16 to 1 MUX (Sixteen 1-bit inputs) that is built * using two 8-to-1 muxes that feed a 2-to-1 mux
<Mohsen> 在 2025-06-18 上传 | 大小:9kb | 下载:0

[VHDL编程VHDL_Tutorial

说明:Training VHDL code document
<Mohsen> 在 2025-06-18 上传 | 大小:608kb | 下载:0

[VHDL编程Ver-chap4

说明:verilog training code document
<Mohsen> 在 2025-06-18 上传 | 大小:38kb | 下载:0

[VHDL编程PerfectTiming

说明:完美时序,含中英文两个版本!这应该是FPGA时序分析方面最经典最权威的书了,相信会对FPGA爱好者有很大用处!-Perfect timing, with two versions in English! This should be the most classic FPGA timing analysis the most authoritative book, that would be very useful FPGA lovers!
<benben> 在 2025-06-18 上传 | 大小:5.39mb | 下载:0

[VHDL编程dll

说明:在传输数字信号的时候,需要时钟定时,本程序可以从数据中恢复出时钟-In the transmission of digital signals, the need for clock timing, the program can recover a clock from the data
<张伟> 在 2025-06-18 上传 | 大小:1kb | 下载:0

[VHDL编程ISAFPGA

说明:一种基于ISA总线的FPGA在线配置方法-A FPGA-based ISA bus line configuration
<王蒙> 在 2025-06-18 上传 | 大小:147kb | 下载:0
« 1 2 ... .51 .52 .53 .54 .55 1756.57 .58 .59 .60 .61 ... 4310 »

源码中国 www.ymcn.org