[VHDL编程] synth_fft

说明：甘地大学电子专业Ray Ranjan Varghese设计的FPGA实现FFT，采用的是单精度的浮点，采用IEEE745格式的浮点+ROM RAM的方式成功实现FFT，含有设计报告和设计源代码，并有测试文件，真的很不错。 -Gandhi University of Electronic Design Professional Ray Ranjan Varghese FPGA realization of FFT, using a single precision floating-point,
<何渊泽> 在 2025-06-20 上传 | 大小：409kb | 下载：0

[VHDL编程] OFDM_FPGA

说明：OFDM的FPGA实现 内含卷积编码 交织，频偏检测 完整的OFDM实现代码 -The FPGA contains OFDM convolutional coding to achieve interleaving, OFDM frequency offset detecting the full implementation code
<何渊泽> 在 2025-06-20 上传 | 大小：2.17mb | 下载：0

[VHDL编程] count

说明：VHDl新手入门练习：计数器的实现 结构化练习-VHDl beginners to practice: implementation of a structured exercise counter
<Domo> 在 2025-06-20 上传 | 大小：6kb | 下载：0

[VHDL编程] fsm

说明：VHDL新手入门：有限状态机练习（三段式结构）-VHDL Getting Started: Finite state machine exercises (three-stage structure)
<Domo> 在 2025-06-20 上传 | 大小：1kb | 下载：0

[VHDL编程] Div

说明：VHDL新手入门：10分频器的实现 附带波形仿真 -VHDL Getting Started: 10 dividers with waveform simulation implementation
<Domo> 在 2025-06-20 上传 | 大小：34kb | 下载：0

[VHDL编程] Full_adder

说明：VHDL新手入门：全加器的实现及仿真，输入量为两个不同频时钟-VHDL Getting Started: full adder implementation and simulation, input clock frequency for the two different
<Domo> 在 2025-06-20 上传 | 大小：4kb | 下载：0

[VHDL编程] DIGITAL_CLOCK_TEST

说明：数字钟的FPGA实验，挺好用的，修改了一般代码的频闪问题，时间不准的问题，应用于CYLONE2平台及外借数码管-Digital clock FPGA experiments, very good use, modify the general code of strobe, time allowed to question, and the loan application CYLONE2 digital platform
<simon greenhall> 在 2025-06-20 上传 | 大小：4kb | 下载：0

[VHDL编程] ALTERA

说明：altera公司器件的选型手册，做fpga设计者必备文件，没有的可以参考下-altera manual selection device companies, fpga designer to do the necessary documents, can not refer to the following
<安静> 在 2025-06-20 上传 | 大小：690kb | 下载：0

[VHDL编程] conv_enc

说明：该程序文档是用verilog实现卷积码的编码和解码，报告中从原理进行详细的分析，代码程序也有详细的备注-The program document is to achieve convolutional code with verilog coding and decoding, the report analysises the principle ,the code also has a detailed program note.
<飞扬奇迹> 在 2025-06-20 上传 | 大小：212kb | 下载：0

[VHDL编程] lfsr

说明：此实验介绍了伪随机序列的产生原理，并用verilog语言将其编码实现，有详细的代码备注-This experiment introduces the principle of pseudo-random sequence and its encoded with the verilog language implementation, a detailed code Notes
<飞扬奇迹> 在 2025-06-20 上传 | 大小：75kb | 下载：0

[VHDL编程] FIR-lv-bo-code

说明：此代码为FIR滤波器的设计源码，并对其代码做了相应的改进，综合仿真结果成功-This code source code for the FIR filter design, and the code does a corresponding improvement, integrated simulation results successfully
<飞扬奇迹> 在 2025-06-20 上传 | 大小：2kb | 下载：0

[VHDL编程] IC-149

说明：Top-down Implementation of Pipelined AES Cipher
<Aisha> 在 2025-06-20 上传 | 大小：69kb | 下载：0