[VHDL编程] lab9_0~60

说明：顯示0~60的循環數,可顯示在SEG上方!-Showing 0 to 60 cycles, SEG can be displayed in the top!
<shang> 在 2025-06-10 上传 | 大小：1kb | 下载：0

[VHDL编程] verilog-study

说明： VERILOG HDL的入门学习资料，对于想进一步学习FPGA的朋友有一定的帮助。-VERILOG HDL entry-learning materials, for those who want to learn more FPGA' s friends have some help.
<李辉> 在 2025-06-10 上传 | 大小：9.16mb | 下载：0

[VHDL编程] DS18B20

说明：用VHDL写的DS18B20程序，用注解，非常实用-DS18B20 written with VHDL program, with comments, very useful ~ ~ ~
<lidejjj> 在 2025-06-10 上传 | 大小：95kb | 下载：0

[VHDL编程] VHDL

说明：FPGA驱动LED静态显示代码，7段显示码，可以增加显示管的数量完成一些简单的设备-FPGA-driven LED static display code, 7-segment display code, can increase the number of display tubes to complete some simple equipment
<朱林> 在 2025-06-10 上传 | 大小：3kb | 下载：0

[VHDL编程] Traffic-light-controller-design

说明：交通灯的FPGA实现， 包括设计要求、设计思路方案、设计源代码、仿真结果。-FPGA implementation of traffic lights, including design requirements, program design ideas, design source code, the simulation results.
<csh> 在 2025-06-10 上传 | 大小：92kb | 下载：0

[VHDL编程] 35_bit_pack

说明：hiiiiiSystem will automatically delete the directory of debug and release, so please do not put files on these two directory
<Puneet> 在 2025-06-10 上传 | 大小：1kb | 下载：0

[VHDL编程] uart-(VHDL)

说明：利用VHDL语言实现的UART串口通讯，以经过下载验证-the UART program with VHDL as develop language
<艾顺义> 在 2025-06-10 上传 | 大小：11kb | 下载：0

[VHDL编程] 1

说明：it is the file containing verilog code
<dushyasana> 在 2025-06-10 上传 | 大小：362kb | 下载：0

[VHDL编程] MIT.Press-.Circuit.Design.with.VHDL.(2004).TLF.ra

说明：This book is a good reference for VHDL Programming. this book is divided into two parts Circuit Design and System Design
<othmanip> 在 2025-06-10 上传 | 大小：4.81mb | 下载：0

[VHDL编程] RS232_FIR

说明：Quartus II was a development tool of CPLD / FPGA by Altera Company. Quartus II provides a fully integrated circuit structure and has nothing with the development package environment, it has all the features of digital logic design, it is including: a
<jay> 在 2025-06-10 上传 | 大小：198kb | 下载：0

[VHDL编程] VGA-LCD

说明：采用VHDL编写的VGA LCD显示。经过了调试仿真，在FPGA芯片上下载成功，并得到了预期效果-Written by VHDL VGA LCD display. After a debugging emulator, FPGA chip in the download is successful, and get the desired effect
<lidejjj> 在 2025-06-10 上传 | 大小：644kb | 下载：0

[VHDL编程] SerivalPC1

说明：用VHDL编写的单片机与串口的通信，通过调试，波特率为9600，在串口调试助手能看到相应的结果-Prepared with the VHDL serial communication between MCU and, through the commissioning, the baud rate is 9600, the serial debugging assistant can see the results of the corresponding
<lidejjj> 在 2025-06-10 上传 | 大小：589kb | 下载：0