资源列表

« 1 2 ... .88 .89 .90 .91 .92 1893.94 .95 .96 .97 .98 ... 4310 »

[VHDL编程key

说明:该代码使用VERILOG编写,用于实现4 x 4的键盘扫描。-The code is written using the VERILOG, used to implement the 4 x 4 keyboard scan.
<于志宏> 在 2025-08-08 上传 | 大小:207kb | 下载:0

[VHDL编程NC-pulse-generator

说明:电工电子实验(数控脉冲信号发生器)详细讲解课件-Electronics Experiment (NC pulse generator) explain in detail Courseware
<彦英> 在 2025-08-08 上传 | 大小:1.06mb | 下载:0

[VHDL编程adc0804

说明:VHDL语言描述,用于实现ADC0804直流采样和显示-VHDL language descr iption, for the realization of the sampling and display the DC ADC0804
<碗豆> 在 2025-08-08 上传 | 大小:2kb | 下载:0

[VHDL编程dianzhen

说明:本程序基于VHDL语言,主要用于实现汉字滚动-Based on VHDL language used to implement the Chinese scroll
<碗豆> 在 2025-08-08 上传 | 大小:1kb | 下载:0

[VHDL编程dds

说明:基于VHDL语言,主要用于实现正弦波发生器-Based on VHDL language, mainly for the realization of sine wave generator
<碗豆> 在 2025-08-08 上传 | 大小:2kb | 下载:0

[VHDL编程yd0601

说明:单片机定时计数器的应用,简单的定时计数实验,适合初学者-Microcontroller timer counter application, a simple count of the timing experiments, suitable for beginners
<> 在 2025-08-08 上传 | 大小:8kb | 下载:0

[VHDL编程keylecd

说明:单片机应用之键盘和LED的小程序,适合初学者的学习-Keyboard and LED MCU applications of small programs, suitable for beginners to learn
<> 在 2025-08-08 上传 | 大小:3kb | 下载:0

[VHDL编程crc_eth

说明:Verilog code to add a CRC field at the end of an ethernet fr a me.
<caracol> 在 2025-08-08 上传 | 大小:2kb | 下载:0

[VHDL编程fga

说明:FPGA的内建自测试的实现FPGA implementation of built-in self test-FPGA implementation of built-in self test
<jude> 在 2025-08-08 上传 | 大小:465kb | 下载:0

[VHDL编程Broadbction

说明:FPGA宽带数据采集时钟相位校正方法Broadband data collection FPGA clock phase correction-Broadband data collection FPGA clock phase correction
<gai1949> 在 2025-08-08 上传 | 大小:524kb | 下载:0

[VHDL编程FPAAcuit

说明:FPAA石英音叉陀螺的驱动与解调电路设计FPAA quartz tuning fork gyroscope drive and demodulation circuit-FPAA quartz tuning fork gyroscope drive and demodulation circuit
<gai1949> 在 2025-08-08 上传 | 大小:332kb | 下载:0

[VHDL编程sevenvote

说明:一个七人投票表决器,基于VHDL语言,当多数信号为1时输出为1,多数为0时输出为0-A seven-vote device, based on the VHDL language, when the majority of the output signal is 1 to 1, most of the output is 0 0
<Tony > 在 2025-08-08 上传 | 大小:203kb | 下载:0
« 1 2 ... .88 .89 .90 .91 .92 1893.94 .95 .96 .97 .98 ... 4310 »

源码中国 www.ymcn.org