[VHDL编程] fdpll

说明：简单的可配置dpll的VHDL代码。 用于时钟恢复后的相位抖动的滤波有很好的效果， 而且可以参数化配置pll的级数。-simple configurable dpll VHDL code. Clock Recovery for the jitter filtering is a very good result, but can pll configuration parameters of the series.
<陈德炜> 在 2025-06-22 上传 | 大小：2kb | 下载：0

[VHDL编程] vhdll

说明：输入为8421BCD码，输出为8421BCD码。 程序中自动对输入进行转换，将8421BCD转换成余3码，然后采用修正函数实现加法，并且利用程序将加法结果转换成8421BCD码进行输出，且输出转换前后的中间结果。 -8421BCD code input and output for 8421BCD yards. Procedures for automatic input conversion, will be converted into 8421BCD I 3 yards, and
<oy> 在 2025-06-22 上传 | 大小：42kb | 下载：0

[VHDL编程] training

说明：集成电路培训资料，包括CMOS集成电路基础知识和UNIX操作系统等，是ppt格式的。-IC training materials, including CMOS IC basic knowledge and the UNIX operating system. yes ppt format.
<刘有耀> 在 2025-06-22 上传 | 大小：2.59mb | 下载：0

[VHDL编程] timeconstraint

说明：VHDL编程中的时序约束问题，有两个PDF文件，讲的很详细，需要的立刻下载-VHDL programming timing constraints, there are two PDF documents, said very detailed, immediately download the
<cenvi> 在 2025-06-22 上传 | 大小：308kb | 下载：0

[VHDL编程] FSKmodemodulateVHDLprogramme

说明：FSK调制与解调的vhdl源代码与仿真指导，是word文档打开。-FSK modulation and demodulation of VHDL source code and simulation of the guide is the word document open.
<吴涛> 在 2025-06-22 上传 | 大小：51kb | 下载：0

[VHDL编程] FPGAdesignstudy

说明：介绍了FPGA设计全流程 和一些简单的例子-introduced FPGA design the whole process and some simple examples
<谭建军> 在 2025-06-22 上传 | 大小：213kb | 下载：0

[VHDL编程] programggvv

说明：洗衣机程序-washing machines procedures
<dd> 在 2025-06-22 上传 | 大小：1kb | 下载：0

[VHDL编程] xiaoche

说明：用VHDL编程的智能寻迹小车.驱动电机沿黑线运动,转弯的时候有灯显示.可以综合,实际硬件调试通过.是学习VHDL的很好实例-VHDL programming smart tracking.The car. Electric drives along the black line campaign turning the lights are shown. can comprehensive, practical hardware debugging through. learning is a
<张岚> 在 2025-06-22 上传 | 大小：90kb | 下载：0

[VHDL编程] 100vhdl_EXAMPLE

说明：vhdl的100个例子,希望对大家有用-VHDL of 100 examples, we hope to useful
<刘春保> 在 2025-06-22 上传 | 大小：228kb | 下载：0

[VHDL编程] FIR31

说明：设计一个线性相位FIR滤波器（31阶） 输入8位，输出8位,H(n)={1,2,0,-2,-2,1,6,6,-1,-13,-21,-11,22,69,111,128,111,……2,1} H(n)具有对称性。 输入信号范围 [±99，0，0，0， ±70，0，0，0， ±99，0，0，0， ±70，…]-Design a linear phase FIR filter (31 bands) 8 input, 8 output, H (n) = (1,2,0,-2,-2,1,6,6
<陈金立> 在 2025-06-22 上传 | 大小：2.52mb | 下载：0

[VHDL编程] adderN

说明：N位加法器源代码，通用的，通过xilinx验证，希望对大家有用。-N-bit adder source code, a common, through Xilinx certification, useful for all.
<nile> 在 2025-06-22 上传 | 大小：2kb | 下载：0

[VHDL编程] Verilog_intr_c1

说明：verilog设计进阶，提供大量的设计事例供参考学习-Verilog design provides many examples of the design study for reference
<程> 在 2025-06-22 上传 | 大小：259kb | 下载：0