[VHDL编程] shift16

说明：The data in the shift register in shift pulses can move or by bit right next moves left, data can be parallel input, parallel output, also can serial input, serial output, still can parallel input, output, serial input, serial, parallel output is fle
<张凯> 在 2025-06-08 上传 | 大小：271kb | 下载：0

[VHDL编程] mux16

说明：在乘法器电路中，乘数中的每一位都要和被乘数的每一位相与，并产生其相应的乘积位。这些局部乘积要馈入到全加器的阵列中（合适的时候也可以用半加器），同时加法器向左移位并表示出乘法结果。-On time-multiplier circuit, in each of the multiplier to each BeiChengShu paleotopography, and produce its corresponding product bits. These local product will
<张凯> 在 2025-06-08 上传 | 大小：541kb | 下载：0

[VHDL编程] adder

说明：加法器是产生数的和的装置。加数和被加数为输入，和数与进位为输出的装置为半加器。若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。-The number of adder is produced and device. Addend and BeiJiaShu as input, and the device for output with binary for half a gal device. If BeiJiaShu and low addends, into digits
<张凯> 在 2025-06-08 上传 | 大小：295kb | 下载：0

[VHDL编程] quartus-and-modelsim-for-OFDM

说明：关于quartus与modelsim 仿真-about quartus and modelsim simulator
<donglijun> 在 2025-06-08 上传 | 大小：1.48mb | 下载：0

[VHDL编程] ECAN-1

说明：ECAN-1 can module based on the microcontroller MCP2515
<Alex> 在 2025-06-08 上传 | 大小：243kb | 下载：0

[VHDL编程] UART11

说明：uart实现，原理图方式，介绍串口实现的模块及实现方式-uart implementation schematic way to introduce the serial interface modules and implementations
<李仕意> 在 2025-06-08 上传 | 大小：49kb | 下载：0

[VHDL编程] DE1_SD_Card_Audio

说明：altera de1系列SD卡音乐播放工程 插入SD卡可直接播放-altera de1 series of projects into the SD card SD card music player can play
<zoujiaji > 在 2025-06-08 上传 | 大小：13.19mb | 下载：0

[VHDL编程] 18-divide-8-divider

说明：从ASM状态图可以看出，在state=0时，初始化参数，如果开始信号有效则载入被除数与除数，接着进入state=1状态，首先判断被除数寄存器的高九位是否大于除数，如果是则产生溢出信号，并回到此状态；否则被除数寄存器向左移一位，并进入state=2状态，同样先判断被除数寄存器的高九位是否大于除数,如果是则被数高九位减去除，并被除数最后一位置为1，并回到此状态；否则被除数寄存器向左移一位，并进入state=3状态, 同样先判断被除数寄存器的高六位是否大于除数,如果是则被数高九位减去除，并被除数最后一
<Rain> 在 2025-06-08 上传 | 大小：12kb | 下载：0

[VHDL编程] VHDL_101

说明：非常好的vhdl学习代码；a基本且详细的介绍了vhdl的功能； 让你快速学习vhdl-Vhdl code for a very good learning a basic and detailed introduction to the vhdl function allows you to quickly learn vhdl
<陈陈> 在 2025-06-08 上传 | 大小：2.86mb | 下载：0

[VHDL编程] Stopwatch

说明：Stop-watch for FPGA on 7 segment display
<Aida> 在 2025-06-08 上传 | 大小：6kb | 下载：0

[VHDL编程] BCD

说明：ROM vhdl for binary to BCD
<K1000> 在 2025-06-08 上传 | 大小：1kb | 下载：0

[VHDL编程] NiosII

说明：用CPLD_FPGA实现NiosII嵌入式系统配置技术-Embedded systems with CPLD_FPGA configuration technology to achieve NiosII
<time> 在 2025-06-08 上传 | 大小：278kb | 下载：0