[VHDL编程] two_d_fir

说明：FIR FILTER verilog code-FIR FILTER Verilog code
<QQ> 在 2025-06-18 上传 | 大小：26kb | 下载：0

[VHDL编程] fraq

说明：基于VHDL语言的频率计具有高速计频，体积小的特点-based on VHDL or with the frequency or high frequency, small size characteristics
<肖建华> 在 2025-06-18 上传 | 大小：485kb | 下载：0

[VHDL编程] 102416FFTVHDL

说明：1024点，16位FFT VHDL 程序。1024点，16位FFT VHDL 程序-1024, 16 FFT VHDL procedures. 1024, 16 FFT VHDL procedures
<肖建华> 在 2025-06-18 上传 | 大小：17kb | 下载：0

[VHDL编程] szgysj

说明：工业设计-industrial design
<苏裕> 在 2025-06-18 上传 | 大小：10kb | 下载：0

[VHDL编程] serial_VHDL

说明：FPGA进行串口通信的程序 VHDL编写的 -FPGA for serial communication procedure prepared by the VHDL
<饮血病> 在 2025-06-18 上传 | 大小：2kb | 下载：0

[VHDL编程] vhdldesign

说明：浮点加法器的VHDL算法设计 浮点加法器的VHDL算法设计-floating point adder VHDL algorithm design of the floating point adder VHDL Design Algorithm
<yan > 在 2025-06-18 上传 | 大小：198kb | 下载：0

[VHDL编程] counter&adder

说明：counter and adder program by vhdl. Just enjoy it!-counter and adder program by VHDL. Just enj oy it!
<simon> 在 2025-06-18 上传 | 大小：1kb | 下载：0

[VHDL编程] vhdl_fifo

说明：用vhdl编写的fifo队列.可以在maxplus2平台上使用.-using VHDL fifo prepared by the cohort. Maxplus2 platform can be used.
<蔡庆重> 在 2025-06-18 上传 | 大小：302kb | 下载：0

[VHDL编程] UP3_CLOCK

说明：一个很小的时钟代码 一个很小的时钟代码-a small clock code, a small clock code, a small clock code a small clock code
<的可了> 在 2025-06-18 上传 | 大小：14kb | 下载：0

[VHDL编程] EDA_clock1

说明：电子秒表电路，可在开发版上下载运行，verlog开发-electronic stopwatch circuit may download the development version running verlog Development
<李佳丽> 在 2025-06-18 上传 | 大小：3.24mb | 下载：0

[VHDL编程] vhdl-2

说明：
<lileiming> 在 2025-06-18 上传 | 大小：58kb | 下载：0

[VHDL编程] gold

说明：SRL16是Virtex器件中的一个移位寄存器查找表。它有4个输入用来选择输出序列的长度。使用XCV50-6器件实现，共占用5个Slice。用来生成gold码。-SRL16 Virtex devices is a shift register lookup table. It has four input used to select the output sequence length. Use XCV50-6 device, occupying a total of five Slice.
<zy> 在 2025-06-18 上传 | 大小：1kb | 下载：0