[VHDL编程] loop-HELLO

说明：8位数码管循环显示HELLO.采用不同的延时时间，让数码管上HELLO,左右显示时的时间不同-8-bit digital control loop shown HELLO. With different delay time on the digital control HELLO, display different times around
<刘达> 在 2025-06-09 上传 | 大小：374kb | 下载：0

[VHDL编程] moor

说明：用fpga 实现状态机的设计 学会设计状态机是 用fpga的基本功-Fpga implementation with the design of state machine design state machine is learn the basics fpga
<hezhigang> 在 2025-06-09 上传 | 大小：25kb | 下载：0

[VHDL编程] ji-shu-qi

说明： fpga 本例程为加减法计数器，主要实现的加减法计数的功能-fpga counter the routine for the addition and subtraction, addition and subtraction to achieve the main function of count
<hezhigang> 在 2025-06-09 上传 | 大小：26kb | 下载：0

[VHDL编程] Sine-wave-generator

说明：正弦波发生器 利用直接数值合成DDS原理驱动DAC0832实现正弦波输出-Sine wave generator using direct numerical synthesis of theory-driven DAC0832 achieve DDS sine wave output
<hezhigang> 在 2025-06-09 上传 | 大小：28kb | 下载：0

[VHDL编程] Traffic-lights

说明：本实验是模拟控制一个十字路口的交通灯，横向路口控制灯为 row1 和 row3-Analog control of the experiment is a crossroads of traffic lights, landscape lights for junction control row1 and row3
<hezhigang> 在 2025-06-09 上传 | 大小：27kb | 下载：0

[VHDL编程] ADC0804-Driver

说明：FPGA 本实验是用 驱动 adc0804 这个芯片，由于驱动这个芯片要使用有一定的时序控制，所以本实验用状态机来控制-The experiment is driven FPGA adc0804 this chip, the chip to be used as drivers have a certain timing control, so the state machine to control the experiment
<hezhigang> 在 2025-06-09 上传 | 大小：32kb | 下载：0

[VHDL编程] linijka

说明：linijka--pomiarowa.rar Generalnie w odbiorniku nie ma wiekszel filozofi. Sa sygnaly z 2 czujnikow, zaluzmy ze czujnik 1 jest po lewej stronie, 2 po prawej. Czyli (zgodnie z tym opisem www.elektroda.pl/rtvforum/topic1132763.html) jeli z 2-giego czuj
<maniek> 在 2025-06-09 上传 | 大小：36kb | 下载：0

[VHDL编程] framedetect

说明：帧同步搜索电路，检查帧同步所在，VHDL程序-fr a me detect
<> 在 2025-06-09 上传 | 大小：31kb | 下载：0

[VHDL编程] taxi

说明：基于VHDL出租车计价器的实现，能实现简单的计价功能-VHDL-based implementation of the taxi meter
<燕燕liu> 在 2025-06-09 上传 | 大小：4kb | 下载：0

[VHDL编程] TFTtest-Li

说明：verilog ils9325 v3.08 controller, driver
<michael> 在 2025-06-09 上传 | 大小：17.72mb | 下载：0

[VHDL编程] CLOCK

说明：电子钟的VHDL源码，希望对大家有所作用，是自己编写的。-The VHDL source clock, we hope to effect that I have written.
<lin fenbin> 在 2025-06-09 上传 | 大小：2kb | 下载：0

[VHDL编程] freq

说明：基于FPGA实现的频率计，希望对大家有所作用。-FPGA-based implementation of the frequency meter, and I hope you all have a role.
<lin fenbin> 在 2025-06-09 上传 | 大小：2kb | 下载：0