资源列表
[VHDL编程] H.264decodeVerilog
说明：基于FPGA的EDA设计技术，用Verilog硬件设计语言解压缩H.264格式的视频压缩文件。-FPGA-based EDA design, using Verilog hardware design language decompress H.264 video compression format file.<吴文> 在 2025-06-08 上传 | 大小：862kb | 下载：0
[VHDL编程] FPGAandRS232-485VerilogSourcecode
说明：FPGA串行通信口RS232-485构建，RS232和485有选择控制，源程序基于QuartusII6.0用Verilog语言撰写。-FPGA serial communication port RS232-485 build, RS232 and 485 to selectively control, source-based QuartusII6.0 written in Verilog language.<吴文> 在 2025-06-08 上传 | 大小：113kb | 下载：0
[VHDL编程] dianzimimasuo
说明：采用verilog设计，7段数码管进行输入的显示，在DE-2平台上进行密码锁的实现。-Using verilog design, 7-segment LED display for input in the DE-2 platform on the lock implementation.<结界小神> 在 2025-06-08 上传 | 大小：1kb | 下载：0
[VHDL编程] jiaotongdeng
说明：这是一个基于DE2开发板的用VHDL语言开发的模拟交通灯系统-This is based on the DE2 board' s language development using VHDL simulation traffic light system<DS> 在 2025-06-08 上传 | 大小：4.06mb | 下载：0
[VHDL编程] stopwatch
说明：多功能数字秒表，可以实现系统复位，暂停，等计时功能，经验证正确-stopwatch<laoziqiniu> 在 2025-06-08 上传 | 大小：259kb | 下载：0
[VHDL编程] trffic
说明：交通灯代码 实现交通灯的 控制交换的模拟功能 -traffic light<laoziqiniu> 在 2025-06-08 上传 | 大小：25kb | 下载：0
[VHDL编程] Multiple_ATD
说明：基于Mc9s12xs128的多通道AD转换，这是驱动程序，使用时要配合LCD显示转换出来的电压值！-Mc9s12xs128 based multi-channel AD converter, which is the driver, when used with the LCD display to convert out of the voltage!<DS> 在 2025-06-08 上传 | 大小：419kb | 下载：0
[VHDL编程] cnt10
说明：设计带有异步复位、同步计数使能和可预置型的十进制计数器。 具有5个输入端口（CLK、RST、EN、LOAD、DATA）。CLK输入时钟信号；RST起异步复位作用，RST=0，复位；EN是时钟使能,EN=1,允许加载或计数；LOAD是数据加载控制，LOAD=0，向内部寄存器加载数据；DATA是4位并行加载的数据。有两个输出端口（DOUT和COUT）。DOUT的位宽为4，输出计数值，从0到9；COUT是输出进位标志，位宽为1，每当DOUT为9时输出一个高电平脉冲 -Designed with<黄恋> 在 2025-06-08 上传 | 大小：202kb | 下载：0