资源列表
[VHDL编程] keyscanverilog
说明：按键消抖实验，体验用FPGA实现 和用单片机实现的不同-Key debounce experiment, experience, and the use of single-chip FPGA implementation to achieve different<樊依林> 在 2025-06-08 上传 | 大小：191kb | 下载：0
[VHDL编程] silutongbufujieqi
说明：介绍了有代表性的较简单的四路同步复接器系统程序设计。- Introduced has the representative simple four group synchronized multiple connection system programming.<慡怡> 在 2025-06-08 上传 | 大小：13kb | 下载：0
[VHDL编程] a-new-mthod-of-cic3_decimator
说明：一种CIC滤波器的实现方法，包括以下步骤：将数据信号输入一梳状滤波器组进行滤波，所述梳状滤波器组由若干梳状滤波器级联而成；将滤波后的数据信号输入一保持器；将保持器输出的数据信号经一积分器组输出，所述积分器组由若干积分器级联而成，与所述梳状滤波器组的级数相同。一种CIC滤波器，包括：梳状滤波器组，由若干梳状滤波器级联而成；积分器组，由若干积分器级联而成；保持器，串联在最后一级梳状滤波器的输出端和第一级积分器的输入端之间。-a new method of CIC<罗辉> 在 2025-06-08 上传 | 大小：1kb | 下载：0
[VHDL编程] oc_i2c_master
说明：IIC总线的控制VHDL源代码以及说明，在Quartus2中能够生成对应的IP核-the IIC bus control VHDL source code and ，Quartus2 can create the corresponding IP in nuclear<陶文辉> 在 2025-06-08 上传 | 大小：203kb | 下载：0
[VHDL编程] inputoutput
说明：this code is simulation for input and output into VHDL, you can run at ModelSim and see the signal Wave<rino> 在 2025-06-08 上传 | 大小：1kb | 下载：0
[VHDL编程] Digital-Responder
说明：数字抢答器① 用EDA实训仪的I/O设备和PLD芯片实现智能电子抢答器的计。 ② 智能电子抢答器可容纳4组参赛者抢答，每组设一个抢答钮。 ③ 电路具有第一抢答信号的鉴别和锁存功能。在主持人将复位按钮按下后开始抢答，并用EDA实训仪上的八段数码管显示抢答者的序号，同时扬声器发出“嘟嘟”的响声，并维持3秒钟，此时电路自锁，不再接受其他选手的抢答信号。 ④ 设计一个计分电路，每组在开始时设置为100分，抢答后由主持人计分，答对一次加10分，答错一次减10分。 ⑤ 设计一个犯规电路，对提<wtm_dxyb> 在 2025-06-08 上传 | 大小：2.09mb | 下载：0
[VHDL编程] Calendar
说明： ① 用EDA实训仪的I/O设备和PLD芯片实现数字日历的设计。 ② 数字日历能够显示年、月、日、时、分和秒。 ③ 用EDA实训仪上的8只八段数码管分两屏分别显示年、月、日和时、分、秒，即在一定时间段内显示年、月、日（如20080101），然后在另一时间段内显示时、分、秒（如00123625），两个时间段能自动倒换。 ④ 数字日历具有复位和校准年、月、日、时、分、秒的按钮，但校年和校时同用一个按钮，即在显示年、月、日时用此按钮校年，在显示时、分、秒时则用此按钮校时，依此类推。-① T<wtm_dxyb> 在 2025-06-08 上传 | 大小：4.76mb | 下载：0