资源列表

« 1 2 ... .25 .26 .27 .28 .29 2130.31 .32 .33 .34 .35 ... 4310 »

[VHDL编程I2C_slave_module

说明:实现IIC从的VHDL代码,实现外部摄像头的数据交互和控制-Achieve the IIC from the VHDL code that implements the external camera data exchange and control
<孔令术> 在 2025-07-28 上传 | 大小:3kb | 下载:0

[VHDL编程jtd

说明:交通灯课程设计, 红黄绿自动切换三种灯 verilog语言实现-failed to translate
<曹虫> 在 2025-07-28 上传 | 大小:4kb | 下载:0

[VHDL编程verilog-encoder

说明:JPEG的編碼器 使用VERILOG以硬體實現 也使用MODEL模擬驗證-JPEG encoder using the VERILOG hardware implementation is also used to simulate authentication MODEL
<林曉彬> 在 2025-07-28 上传 | 大小:24kb | 下载:0

[VHDL编程talkaboutverilog

说明:毫無保留地將工作多年的VERILOG經驗分享給大家-Unreservedly for many years of experience to share to you VERILOG
<林曉彬> 在 2025-07-28 上传 | 大小:9kb | 下载:0

[VHDL编程use~Verilogtocontrol~FPGASDRAM

说明:介绍了SDRAM的特点和工作原理,提出了一种基于FPGA的SDRAM控制器的设计方法,使用该方法实现的控制器可非常方便地对SDRAM进行控制。-Describes the characteristics and working principle of SDRAM, we propose a FPGA-based SDRAM controller design method, using the method of the controller can easily control the SD
<林曉彬> 在 2025-07-28 上传 | 大小:119kb | 下载:0

[VHDL编程teach~verilog

说明:相當完整的VERILOG教程~對初學者或工程師均有不少的助益-Very complete tutorial- for beginners or VERILOG engineers have a lot of help
<林曉彬> 在 2025-07-28 上传 | 大小:3.98mb | 下载:0

[VHDL编程cordicxilinx

说明:cordic algo in xilinx
<prakruti> 在 2025-07-28 上传 | 大小:322kb | 下载:0

[VHDL编程DDS

说明:VHDL实现谐波检测信号发生的DDS. 同时发出正弦波,三角波,正弦波2倍频后的方波。波形频率相位可调。-VHDL implementation of harmonic detection signal of the DDS. Also issued a sine wave, triangle wave, sine wave, after square-wave frequency 2. Phase adjustable frequency waveform.
<徐博> 在 2025-07-28 上传 | 大小:17kb | 下载:0

[VHDL编程Quartus_IIuserbook

说明:非常棒的一本Quartus_II进行FPGA设计的使用指南,里面设计步骤要点详细,讲解通俗易懂,最关键的是图示非常详尽。绝对值得下载。你懂得!-Great a Quartus_II for FPGA design guide, which details the design steps points to explain the easy to understand, the key is shown in great detail. Definitely worth downloading.
<徐博> 在 2025-07-28 上传 | 大小:5.64mb | 下载:0

[VHDL编程time

说明:几篇解读FPGA内部时序问题的好文章,从最近本的Tco,Tsu,Th等入门。一直到如何对时序进行约束,如何处理各种影响FPGA时钟的因素。如何读懂时序图(Interpreting the Timing Diagram) -FPGA internal timing problems read several good articles, from the most recent of Tco, Tsu, Th and other entry. How the timing has to be co
<徐博> 在 2025-07-28 上传 | 大小:3.42mb | 下载:0

[VHDL编程RS_232

说明:VHDL实现RS232串口通信,压缩包内有完整的quartus2工程,由顶层,波特率,发送,接收四个模块构成。外部电路只需要一片MAX232就能与串口助手或单片机通信。-VHDL implementation of RS232 serial communication, compressed within a complete quartus2 project from the top, baud rate, send, receive four modules. External circui
<徐博> 在 2025-07-28 上传 | 大小:394kb | 下载:0

[VHDL编程VHDL_Testbench

说明:Altera官方的VHDL_Testbench教程,想学怎么写Testbench的话,强烈建议看一看。(英文的文档,不过都不难。耐心看完吧!)-Altera official VHDL_Testbench tutorial, want to learn how to write Testbench, then strongly recommended that a look. (English document, but are not difficult. The patience to re
<徐博> 在 2025-07-28 上传 | 大小:314kb | 下载:0
« 1 2 ... .25 .26 .27 .28 .29 2130.31 .32 .33 .34 .35 ... 4310 »

源码中国 www.ymcn.org