[VHDL编程] cpld

说明：cpld 入门基础 仅针对初学者 望各位童鞋们指导 呵呵 -cpld entry basis only for beginners looking to guide their children' s shoes Oh you
<郭坤平> 在 2025-06-12 上传 | 大小：6kb | 下载：0

[VHDL编程] QUARTUS-II

说明：Quartus ii 入门基础 仅针对初学者 望各位童鞋们指导 呵呵 -Quartus ii entry basis only for beginners looking to guide their children' s shoes Oh you
<郭坤平> 在 2025-06-12 上传 | 大小：1.97mb | 下载：0

[VHDL编程] vhdlPprimerPbhaskar.pdf

说明：VHDL file Author by bhaskar
<bhaskar> 在 2025-06-12 上传 | 大小：1.15mb | 下载：0

[VHDL编程] digital-oscillograph

说明：verilog语言的数字示波器，包括采样，测频，测幅，显示等！-verilog language, digital oscilloscope, sampling, frequency measurement, the measured rate, display!
<bixiangru> 在 2025-06-12 上传 | 大小：821kb | 下载：0

[VHDL编程] 8.14-MPSK-VHDL

说明：MASK调制VHDL程序及仿真 一调试验证通过-MASK modulation and simulation of a VHDL program verified through debugging
<liufei> 在 2025-06-12 上传 | 大小：78kb | 下载：0

[VHDL编程] ms430jianpansaomiao33jianpan

说明：4*4键盘扫描 1602液晶显示 ms430程序-4* 4 keyboard scan program 1602 LCD ms430
<安坤> 在 2025-06-12 上传 | 大小：9kb | 下载：0

[VHDL编程] Precision-frequency-meter--etc.

说明：等精度频率计 用于频率计的制作的应用软件-Precision frequency meter, etc.
<zz> 在 2025-06-12 上传 | 大小：980kb | 下载：0

[VHDL编程] WASH

说明：VHDL编写的模拟洗衣机程序，能正转20s，暂停10s，反转20s，暂停10s，可能设定要运行的初始时间！-Washing machine simulation program written in VHDL, can forward 20s, pause 10s, reverse 20s, pause 10s, may set the initial time to run!
<liuyong> 在 2025-06-12 上传 | 大小：377kb | 下载：0

[VHDL编程] syb

说明：电压表显示，能测0~5V范围内的电压大小！ 采用数码管显示数值！-Voltmeter display, can be measured within the range 0 ~ 5V voltage size! Using digital display value!
<liuyong> 在 2025-06-12 上传 | 大小：295kb | 下载：0

[VHDL编程] AD_filter

说明：AD递推平均滤波算法，采用verilog完成，可直接使用。-AD recursive average filter algorithm, using verilog complete, can be used directly.
<杨安娜> 在 2025-06-12 上传 | 大小：1kb | 下载：0

[VHDL编程] ANNA-Y

说明：此源程序可包含verilog与vhdl任意倍数的分频，奇数偶数分频均可，均已通过验证，可直接使用。-The source code can contain multiple verilog and vhdl any frequency, both odd and even frequency, are validated and can be used directly.
<杨安娜> 在 2025-06-12 上传 | 大小：1kb | 下载：0

[VHDL编程] anna-y0802

说明：压缩文件内含有VHDL和VERILOG编写的SDRM控制源码，已通过编译，均可直接使用。-Zip file contains VHDL and VERILOG source code written in SDRM control, has passed the compilation, can be used directly.
<杨安娜> 在 2025-06-12 上传 | 大小：35kb | 下载：0