[VHDL编程] oldadd2

说明：Distributed Programming in CORBA adder parallel Adder version 0 CORBA
<falcon> 在 2025-06-22 上传 | 大小：73kb | 下载：0

[VHDL编程] CCP

说明：利用CCP模块设计频率计。本程序利用CCP1模块实现一个“简易数字频率计”的功能-CCP module design using frequency meter. This procedure using the CCP1 module to achieve a " simple digital frequency meter" function
<李若兮> 在 2025-06-22 上传 | 大小：52kb | 下载：0

[VHDL编程] clk_rst

说明：时钟验证模块，显示秒表，用LED显示，通过不同的赋植来验证结果-Clock verification module, display stopwatch, with LED display, endowed by a different plant to verify the results
<陈国宏> 在 2025-06-22 上传 | 大小：1kb | 下载：0

[VHDL编程] fsm

说明：状态机，描述五个不同状态的触发条件，运用流水线技术-State machine, described five different states of the trigger conditions, the use of pipelining
<陈国宏> 在 2025-06-22 上传 | 大小：1kb | 下载：0

[VHDL编程] light

说明：逻辑控制，门级设计RTL描述，用LED显示-Logic control, gate-level RTL design descr iption, with LED display
<陈国宏> 在 2025-06-22 上传 | 大小：1kb | 下载：0

[VHDL编程] seg

说明：七段数码管显示，用CASE语句描述各种开通状态-Seven-Segment LED display, with the CASE statement describes the status of various open
<陈国宏> 在 2025-06-22 上传 | 大小：2kb | 下载：0

[VHDL编程] VGA

说明：用作驱动VGA模块的显示屏幕。采用VHDL语言编写，十分有用。 用户可以直接用quartusII打开并编辑后直接使用。-use it to drive VGA mode screen
<周杰> 在 2025-06-22 上传 | 大小：264kb | 下载：0

[VHDL编程] circuitDesign_openkey_openfree

说明：华为内部电路设计文档，关于同步电路设计 打开密码：openfr-Huawei internal circuit design document, open the password on the synchronous circuit design: openfree
<朱> 在 2025-06-22 上传 | 大小：355kb | 下载：0

[VHDL编程] uart

说明：串口发送和接收，异步串口中的发送和接收模块，功能较为简单。-Serial transmission, asynchronous serial port of the sending module, function is relatively simple.
<wei> 在 2025-06-22 上传 | 大小：2kb | 下载：0

[VHDL编程] SPI_to_I2C

说明：本设计允许用户使用CPLD作为SPI和I2C接口的桥接芯片。-This design enables an SPI-interface-equipped host to control data flow to other devices such as an A/D converter, LED controller, audio processor to read temperature sensors, hardware monitors, and diagnostic senso
<edison> 在 2025-06-22 上传 | 大小：127kb | 下载：0

[VHDL编程] LCD_Controllerr

说明：本设计详细介绍了使用altera的MAX II CPLD 设计并实现LCD控制器。-This document details the implementation of an LCD controller in an Altera® MAX® II CPLD.
<edison> 在 2025-06-22 上传 | 大小：1.12mb | 下载：0

[VHDL编程] tai-lieu-verilog

说明：manual write verilog to design FPGA
<nguyen hoang phong> 在 2025-06-22 上传 | 大小：13.6mb | 下载：0