[VHDL编程] vga_fangkuaiyidong

说明：能实现利用按键控制一个红色方块在屏幕上显示，程序思路清晰明了，易学习。-To achieve the use of a red button control box on the screen, the program thinking clarity, easy to learn.
<徐凯> 在 2025-06-22 上传 | 大小：498kb | 下载：0

[VHDL编程] vga_modelsim

说明：这是一个通过modelsim仿真通过的例子，学会如何仿真代码，程序思路清晰明了，易学习。-This is a adopted by the modelsim simulation examples, learn how simulation code, program ideas clarity, easy to learn.
<徐凯> 在 2025-06-22 上传 | 大小：1.42mb | 下载：0

[VHDL编程] sadf

说明：专门针对xilinx 的spartan3e开发板上的ADC转化的编程.rar-Specifically for the spartan3e xilinx development board ADC conversion program. Rar
<刘海> 在 2025-06-22 上传 | 大小：3kb | 下载：0

[VHDL编程] pll20

说明：能实现利用开发板上的锁相环实现倍频，程序思路清晰明了，易学习。-Use and development board to achieve phase-locked loop to achieve frequency, clarity of program ideas, easy to learn.
<徐凯> 在 2025-06-22 上传 | 大小：343kb | 下载：0

[VHDL编程] Verilog-daima

说明：这是一个verilog的示例代码集，程序思路清晰明了，易学习提高编程技巧。-This is an example of verilog code set, the program thinking clarity, easy to learn programming skills.
<徐凯> 在 2025-06-22 上传 | 大小：242kb | 下载：0

[VHDL编程] Sdram_Control_4Port

说明：用verilog写的sdram的控制，进行sdram的读取和写入操作- sdram with the controllor based on verilog
<钱军> 在 2025-06-22 上传 | 大小：350kb | 下载：0

[VHDL编程] FPGA

说明：脉动结构设计FPGA编程，学习流水线设计方法。-Pulse design FPGA programming, learning pipeline design methods.
<唐煌> 在 2025-06-22 上传 | 大小：1.66mb | 下载：0

[VHDL编程] verilog_xiyiji

说明：为Verilog Hdl 代码实现自动洗衣机启动，复位，水洗，排水，脱水，等功能，并能显示洗衣机的工作状态-Code for the Verilog Hdl automatic washing machine start, reset, washing, drainage, dewatering, and other functions, and can display the working status of washing machine
<张树威> 在 2025-06-22 上传 | 大小：174kb | 下载：0

[VHDL编程] verilog_jiaotongdeng

说明：为Verilog Hdl代码，实现交通灯系统每个路口每次绿灯维持的时间是40 秒,黄灯为5 秒 ,左转灯10秒，红灯60秒-Code for the Verilog Hdl, to achieve traffic light system to maintain each intersection green time for each 40 seconds, yellow for 5 seconds, turn left at light for 10 seconds, the red lig
<张树威> 在 2025-06-22 上传 | 大小：145kb | 下载：0

[VHDL编程] robot_control_library_latest.tar

说明：机器人相关资料，采用vhdl语言编程设计，来源opencore,许多例子-Robot-related information, using vhdl programming language design, source opencore, many examples
<asfk> 在 2025-06-22 上传 | 大小：244kb | 下载：0

[VHDL编程] rs232_syscon_latest.tar

说明：串口通信后处理程序，可以对收到，到的数据进行处理，来源opencore-After serial communication process, can be received, the data processing, source opencore
<asfk> 在 2025-06-22 上传 | 大小：551kb | 下载：0

[VHDL编程] buffered-cpu-interfact.tar

说明：This is a fully synchronous (single clock domain, no asynchronous resets) UART with a FIFO buffered cpu interfact
<asfk> 在 2025-06-22 上传 | 大小：8kb | 下载：0