[VHDL编程] operators

说明：cac toan tu thong dung duoc thiet ke trong vhdl
<hung> 在 2025-06-26 上传 | 大小：6kb | 下载：0

[VHDL编程] memory

说明：truong trinh thao tac voi memory cua VHDL
<hung> 在 2025-06-26 上传 | 大小：52kb | 下载：0

[VHDL编程] fsm

说明：truong trinh mau cho viet fsm cu vhdl
<hung> 在 2025-06-26 上传 | 大小：1kb | 下载：0

[VHDL编程] ca_prng_latest.tar

说明：pseudo random number generator, code written in systemC.
<shahid> 在 2025-06-26 上传 | 大小：10kb | 下载：0

[VHDL编程] noc_latest.tar

说明：network on chip code in systemC.
<shahid> 在 2025-06-26 上传 | 大小：2.16mb | 下载：0

[VHDL编程] LED_L_H

说明：基于FPGA的16X6的点阵LED显示 基于FPGA的16X6的点阵LED显示-FPGA-based 16X6 dot matrix LED display of FPGA-based 16X6 FPGA-based dot-matrix LED display dot matrix LED display 16X6
<moliangxiong> 在 2025-06-26 上传 | 大小：604kb | 下载：0

[VHDL编程] add_tree

说明：verilog 预相加树代码 用来设计低通滤波器 有限长-verilog code for the pre-sum tree
<刘一> 在 2025-06-26 上传 | 大小：132kb | 下载：0

[VHDL编程] QIANGDA

说明：基于FPGA的抢答器，verilog HDL 源码-FPGA-based Responder, verilog HDL source
<> 在 2025-06-26 上传 | 大小：1.09mb | 下载：0

[VHDL编程] module-10_verilog

说明：Descirbe about PHS module time
<Dam Minh Tung> 在 2025-06-26 上传 | 大小：10kb | 下载：0

[VHDL编程] test_12

说明：基于VHDL的分频电路与12归1电路设计，自己开发写的代码，可以运行在开发板上，希望对有需要的人有帮助。-VHDL-based divider circuit with 12 owned a circuit design, develop their own writing code, you can run the development board, hope to those who need help.
<ydp> 在 2025-06-26 上传 | 大小：359kb | 下载：0

[VHDL编程] SJCJVC

说明：初始化USB控制芯片，实现FIFO模式传输-Initialize the USB controller chip, the FIFO mode transfer
<CHEN HAO> 在 2025-06-26 上传 | 大小：1.86mb | 下载：0

[VHDL编程] Bulkloop

说明：USB固件初始化，实现FIFO模式下地数据传输-USB firmware initialization to achieve data transfer FIFO mode Shimoji
<CHEN HAO> 在 2025-06-26 上传 | 大小：74kb | 下载：0