[VHDL编程] Multiplier_quartus-II8.0

说明：在quartus II8.0中实现乘法器，进过仿真验证过的，没有问题。-In quartus II8.0 realization in on time-multiplier, entered the simulation validated, no problem.
<maochiheng> 在 2025-06-26 上传 | 大小：1.47mb | 下载：0

[VHDL编程] POC

说明：用VHDL语言设计一个并行输出控制器POC，作为系统总线个打印机的借口-The purpose of this project is to design and simulate a parallel output controller(poc) which acts an interface between system bus and printer. The Altera’s Maxplus II EDA tool is recommended and provided for simul
<张帆帆> 在 2025-06-26 上传 | 大小：465kb | 下载：0

[VHDL编程] Quartus-book

说明：很好的一份初学者参考教程,有利于初学者快速地掌握Quartus ii的操作方法。-A good reference for beginners tutorial will help beginners to quickly master the Quartus ii methods of operation
<biyuming> 在 2025-06-26 上传 | 大小：12.29mb | 下载：0

[VHDL编程] VideoTimingGen

说明：详细描述了VGA时序控制，通过仿真是正确的-A detailed descr iption of VGA timing control, simulation is correct
<liuxin> 在 2025-06-26 上传 | 大小：1kb | 下载：0

[VHDL编程] poc04008307

说明：设计一个并行输出控制器，可以连接系统总线和打印机- The purpose of this project is to design and simulate a parallel output controller (POC) which acts an interface between system bus and the printer.
<anny> 在 2025-06-26 上传 | 大小：441kb | 下载：0

[VHDL编程] USB_FPGA

说明：基于Cyclone EP3C25的USB与CY60183传递数据的FIFO Verilog HDL源代码（FPGA端程序）-The program is a communication source code about USBCyclone EP3C25 transfering data via FIFO with CY60183 (only FPGA source code(verilog HDL) is included)
<lee> 在 2025-06-26 上传 | 大小：1kb | 下载：0

[VHDL编程] tPad_Picture_Viewer

说明：tPad DE2-115/70可用的图片浏览设计程序，原装程序，可下载到带触摸板的DE2开发板上调试，代码可修改-tPad DE2-115/70 picture browsing design program available, the original program, with a touch pad can be downloaded to the DE2 board debugging, code can be modified
<杨平平> 在 2025-06-26 上传 | 大小：2.04mb | 下载：0

[VHDL编程] tPad_Camera

说明：tPad DE2-115/70开发板可用的摄像头采集、显示程序，QT10.0以上环境可用，原装代码，可以进行修改加以使用，如使用到倒车影像系统中，视频显示等。-tPad DE2-115/70 development board available cameras capture, display program, QT10.0 over the environment is available, the original code can be modified to be used, such
<杨平平> 在 2025-06-26 上传 | 大小：382kb | 下载：0

[VHDL编程] LKB001-U1-LK650-06

说明：16通道高速DI数据采集模块程序，采用verilog 编写，quartus，cyclone EP1C3T1-high LVDS comm DI module hollysys bei jing quartus verilog
<mycjj> 在 2025-06-26 上传 | 大小：40kb | 下载：0

[VHDL编程] testmult_top

说明：TESTBENCH测试程序，小数加法器的实现，小数位设为2位，将其小数位与整数位分别显示出来。-TESTBENCH test procedures, the implementation of decimal adder, is set to two decimal places, its decimal places, respectively, with the integer-bit display.
<李冰> 在 2025-06-26 上传 | 大小：1kb | 下载：0

[VHDL编程] 10.1.1.59.7750

说明：How to use from FPGA in data mining
<javad> 在 2025-06-26 上传 | 大小：135kb | 下载：0

[VHDL编程] EDApingpongqiu

说明：基于FPGA芯片，vhdl编写的乒乓球游戏，具有失球计数，指示乒乓球的方向，失球发声提示功能。-FPGA-based chip, vhdl writing table tennis game, with a clean sheet count, indicating the direction of table tennis, conceded voice prompts.
<岳> 在 2025-06-26 上传 | 大小：311kb | 下载：0