[VHDL编程] 24BitDigIO

说明：使用Quartus设计的，串行方式控制，24位数字输入输出的程序。-VHDL 24bitIO
<yinster> 在 2025-06-27 上传 | 大小：31kb | 下载：0

[VHDL编程] DigLockLoop

说明：VHDL设计的数字锁相环，可供设计参考。-digtal lock phase loop。
<yinster> 在 2025-06-27 上传 | 大小：429kb | 下载：0

[VHDL编程] 1

说明：实现彩灯功能，用verilog实现。语言简单-Lantern features to achieve
<lyl19871124> 在 2025-06-27 上传 | 大小：8kb | 下载：0

[VHDL编程] uart

说明：verilog写的uart程序，在开发板上实验通过的-a program about uart written with verilog
<iweimo> 在 2025-06-27 上传 | 大小：395kb | 下载：0

[VHDL编程] SIN_NEW1Hz

说明：正弦波信号的产生,频率为1Hz,FPGA处理模块各部分所需工作时钟信号由输入系统时钟信号经分频得到，系统时钟输入端应满足输入脉冲信号的要求-generte sin wave, the frequence is 1Hz,FPGA processing module is required to work various parts of the system clock signal from the input clock signal by dividing the system clock
<刘佳> 在 2025-06-27 上传 | 大小：710kb | 下载：0

[VHDL编程] Decade

说明：Decade vhdl code simulatiom
<ahmed> 在 2025-06-27 上传 | 大小：1kb | 下载：0

[VHDL编程] decounter

说明：decounter code for adc fpga
<ahmed> 在 2025-06-27 上传 | 大小：1kb | 下载：0

[VHDL编程] Random_counter

说明：Random_counter for fpga
<ahmed> 在 2025-06-27 上传 | 大小：1kb | 下载：0

[VHDL编程] vendingmachine

说明：vendingmachine vhdl code
<ahmed> 在 2025-06-27 上传 | 大小：1kb | 下载：0

[VHDL编程] 3-8xianyimaqi

说明：VHDL语言实现3-8线译码器，带仿真波形图，和管脚分布图-VHDLLanguage 3-8 line decoder
<该改> 在 2025-06-27 上传 | 大小：30kb | 下载：0

[VHDL编程] D

说明：数字电子电路中的D触发器的VHDL的实现-Digital electronic circuits in the D trigger VHDL realization
<阿杰> 在 2025-06-27 上传 | 大小：219kb | 下载：0

[VHDL编程] modelsim_tutorial_ug

说明：Introduction to FPGA
<ahmed> 在 2025-06-27 上传 | 大小：704kb | 下载：0