[VHDL编程] uvm-1.0p1.tar

说明：Cadence 公司推出的高级验证语言，验证方法学开源-Cadence s introduction of an advanced verification languages, verification methodology open source
<李阳> 在 2025-06-21 上传 | 大小：2.62mb | 下载：0

[VHDL编程] FPGA-digital-clock-design

说明：运用顶层设计思路设计好各个底层文件（VHDL代码），对各个底层文件进行功能仿真；采用原理图或者文本方法来实现顶层文件的设计，对顶层文件进行功能真仿真。在顶层文件功能仿真正确之后，把顶层文件下载到实验箱的FPGA里边去，验证电路功能是否正确。具体时间用6位数码管来显示，具有整点报时功能. -Designed various underlying file using top level design (VHDL code), on functional simulation of variou
<方可> 在 2025-06-21 上传 | 大小：2.46mb | 下载：0

[VHDL编程] hdlc

说明：依据HDLC协议完成数据的收发功能，实现了数据链路层的同步串行数据通信接口的功能。-Descr iption of HDLC protocol.
<超晖> 在 2025-06-21 上传 | 大小：3kb | 下载：0

[VHDL编程] vhdldoc_current.tar

说明：SIFT Demostration source code
<arvind> 在 2025-06-21 上传 | 大小：37kb | 下载：0

[VHDL编程] music_test

说明：利用FPGA实现电子音乐播放的功能，例程中歌曲为梁祝-FPGA implementation of electronic music player function, routine song for the Lovers
<shuo men> 在 2025-06-21 上传 | 大小：194kb | 下载：0

[VHDL编程] ll

说明：电子计数器测频有两种方式：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法，如周期测频法。直接测频法适用于高频信号的频率测量，间接测频法适用于低频信号的频率测量。本文阐述了用数字电路设计了一个简单的数字频率计的过程。-Electronic counter measuring frequency in two ways: one is the direct frequency measurement method, that is, in a certain gate ti
<媛媛> 在 2025-06-21 上传 | 大小：429kb | 下载：0

[VHDL编程] EDA

说明： 掌握在MAX+plusII环境下用文本编辑方式进行基本逻辑电路设计的方法。(2) 掌握在MAX+plusII环境下用对基本逻辑电路设计结果进行波形仿真验证的方法。（3) 掌握在MAX+plusII环境下用对仿真波形进行分析的方法 -（1）Master in the MAX+ plusII environment with text editing means basic logic circuit design method. (2) master in the MAX+ plusII e
<媛媛> 在 2025-06-21 上传 | 大小：182kb | 下载：0

[VHDL编程] jk

说明：接口与通讯的课件，内容详实，适合初学者，广东工业大学的-about Interface and communication，this is a series of PPT
<nannan> 在 2025-06-21 上传 | 大小：2.42mb | 下载：0

[VHDL编程] led_test

说明：利用FPGA实现流水灯的控制，控制led灯按一定的规律进行闪烁-FPGA Implementation of the control of the light water control led lights blinking in a certain regularity
<shuo men> 在 2025-06-21 上传 | 大小：320kb | 下载：0

[VHDL编程] clock

说明：利用FPGA控制，数码管显示，实现数字钟的功能，经过试验论证，完全可用。-Using FPGA control, digital display, digital clock function, demonstration, tested and fully available.
<shuo men> 在 2025-06-21 上传 | 大小：196kb | 下载：0

[VHDL编程] rs232

说明：the vhdl driver:uart communication:rs232(EIA):baud:9600kbps
<guobc> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[VHDL编程] Archivo-comprimido

说明：VHDL code for screen synchronization
<nanu000> 在 2025-06-21 上传 | 大小：3kb | 下载：0