[VHDL编程] leon3-altera-ep2s60-ddr

说明：This leon3 design is tailored to the Altera NiosII Startix2 Development board, with 16-bit DDR SDRAM and 2 Mbyte of SSRAM. As of this time, the DDR interface only works up to 120 MHz. At 130, DDR data can be read but not written. NOT
<> 在 2025-06-19 上传 | 大小：112kb | 下载：0

[VHDL编程] spi

说明：VHDL实现SPI功能源代码 -- The SPI bus is a 3 wire bus that in effect links a serial shift -- register between the "master" and the "slave". Typically both the -- master and slave have an 8 bit shift register so the combined -- register is 16 bits. Wh
<阿飞> 在 2025-06-19 上传 | 大小：64kb | 下载：0

[VHDL编程] quartusII7.1crack

说明：quartus_II_7.1的license破解工具，很好用-quartus_II_7.1
<li> 在 2025-06-19 上传 | 大小：851kb | 下载：0

[VHDL编程] DspBuilder6.0_License

说明：DspBulider6.0的license破解-DspBulider6.0
<li> 在 2025-06-19 上传 | 大小：456kb | 下载：0

[VHDL编程] S3Demo

说明：Spartan 3 Digilent Demo:This demo drives the perphrials on the Spartan 3 board. This drives a simple pattern to the VGA port, connects the switches to the LEDs, buttons to each anode of the seven segment decoder. The seven segment decoder has a simpl
<Roy Hsu> 在 2025-06-19 上传 | 大小：714kb | 下载：0

[VHDL编程] bbb

说明：AVS运动补偿电路的VLSI设计与实现 提出了一种基于AVS标准的高效的运动补偿电路硬件结构，该设计采用了8 X 8块级流 水线操作，运动矢量归一化处理和插值滤波器组保证了流水线的高效运行以及硬件资源的最优 利用。采用Verilog语言完成了VLSI设计，并通过EDA软件给出仿真和综合结果。-AVS motion compensation circuit of VLSI Design and Implementation of a standard based on the AVS
<sss> 在 2025-06-19 上传 | 大小：211kb | 下载：0

[VHDL编程] VHDL142545767i9y79

说明：一些例子程序需要的话可以下来看看新手推荐-Some examples of procedures can be down if necessary to see novice Recommended
<> 在 2025-06-19 上传 | 大小：32kb | 下载：0

[VHDL编程] code

说明：
<fredyu> 在 2025-06-19 上传 | 大小：6kb | 下载：0

[VHDL编程] src

说明：一个SDH中最基本传输模块STM-1的帧头检测器，verilog编程实现-A basic SDH transmission module STM-1 Header detector, verilog Programming
<fredyu> 在 2025-06-19 上传 | 大小：3kb | 下载：0

[VHDL编程] fir

说明：完成一个FIR数字滤波器的设计。要求： 1、 基于直接型和分布式两种算法。 2、 输入数据宽度为8位，输出数据宽度为16位。 3、 滤波器的阶数为16阶，抽头系数分别为h[0]=h[15]=0000，h[1]=h[14]=0065，h[2]=h[13]=018F，h[3]=h[12]=035A，h[4]=h[11]=0579，h[5]=h[10]=078E，h[6]=h[9]=0935，h[7]=h[8]=0A1F。 -Completion of a FIR digital fi
<fredyu> 在 2025-06-19 上传 | 大小：5kb | 下载：0

[VHDL编程] sc

说明：用verilog编写的乒乓球游戏，内带ps2，VGA驱动，下载到spantan3开发板上即可使用（原创）-Prepared using Verilog table tennis game, with band ps2, VGA driver, download to spantan3 development board to use (original)
<frank> 在 2025-06-19 上传 | 大小：450kb | 下载：0

[VHDL编程] LED

说明：基于alteraCPLD芯片的VHDL点阵滚动显示源代码-VHDL-based alteraCPLD chip dot matrix rolling display the source code
<林晋阳> 在 2025-06-19 上传 | 大小：106kb | 下载：0