[VHDL编程] qaa

说明：任意小数分频器，可以实现小数分配，非常好用，verilog编写-Any decimal prescaler, can realize the decimal distribution, is very nice verilog writing
<洪依> 在 2025-07-28 上传 | 大小：4kb | 下载：0

[VHDL编程] E_RS232

说明：RS232编码的串行通信，可以调整波特率-RS232 coding of serial communication, can adjust the baud rate...
<洪依> 在 2025-07-28 上传 | 大小：435kb | 下载：0

[VHDL编程] lcd_control

说明：这个是实现LCD控制器的一个程序，用来在LCD显示器上显示数字的功能，Verliog编写-This is the realization of the LCD controller a program, used in LCD monitors displayed digital function, Verliog writing
<洪依> 在 2025-07-28 上传 | 大小：413kb | 下载：0

[VHDL编程] skss

说明：简单的声卡的数据采集功能，可以将计算机中的声卡的数据采集到PC机上-Simple sound card data acquisition function, can the computer in the sound card data acquisition to the PC
<洪依> 在 2025-07-28 上传 | 大小：1.19mb | 下载：0

[VHDL编程] 100vhdl

说明：100个非常实用的VHDL的代码程序，帮助初学者学习VHDL-100 a very practical VHDL code, help beginners learn VHDL
<洪依> 在 2025-07-28 上传 | 大小：230kb | 下载：0

[VHDL编程] DA_TLC5620

说明：fpga实验板上的实现DA,AD转换，按动按键，数码管显示增加-The realization of the board on fpga DA, AD transform, press the button, digital pipe display increased
<123> 在 2025-07-28 上传 | 大小：687kb | 下载：0

[VHDL编程] dianzhen

说明：fpga实验板上16*16点阵显示汉字的程序-翻译结果fpga实验板上16*16点阵显示汉字的程序 Fpga experiment board 16* 16 dot matrix display characters program
<123> 在 2025-07-28 上传 | 大小：1.12mb | 下载：0

[VHDL编程] fankuizhendang

说明：本程序是基于verilog HDL语言设计的反馈震荡电路的程序。其构成的电路叫振荡电路。能将直流电转换为具有一定频率交流电信号输出的电子电路或装置。种类很多，按振荡激励方式可分为自激振荡器、他激振荡器；按电路结构可分为阻容振荡器、电感电容振荡器、晶体振荡器、音叉振荡器等；按输出波形可分为正弦波、方波、锯齿波等振荡器。-This program is a feedback oscillator circuit design based on Verilog HDL language program
<李炳旭> 在 2025-07-28 上传 | 大小：89kb | 下载：0

[VHDL编程] udp_ip_stack_latest.tar

说明：UDP-IP stack with verilog hdl language from opnecores.org
<asdtgg> 在 2025-07-28 上传 | 大小：4.8mb | 下载：0

[VHDL编程] reed_solomon_decoder.tar

说明：lastest reed_solomon_decoder core from opencores.org
<asdtgg> 在 2025-07-28 上传 | 大小：328kb | 下载：0

[VHDL编程] i2c

说明：利用verilog编写的I2C协议，已经通过调试成功，并且对SAA7113配置成功，可以使用。-Verilog to write I2C protocol, through the debugger, and SAA7113 configuration is successful, you can use.
<蔡青青> 在 2025-07-28 上传 | 大小：2kb | 下载：0

[VHDL编程] sdram

说明：在ISE环境中，利用verilog语言编写的SDRAM的控制，已经通过功能仿真，其中PLL部分并没有加入，使用时可以自行加入PLL模块。-Verilog language in the ISE environment, the use of SDRAM control, through functional simulation, which the PLL part and did not join, can join the PLL blocks.
<蔡青青> 在 2025-07-28 上传 | 大小：18kb | 下载：0