资源列表
[VHDL编程] Bit_synchronization
说明：这是一个位同步的FPGA完整代码，是用Verilog写的，其中包括分频、时钟、时钟提取等各模块以及顶层文件，做调制解调的朋友可以-This is a synchronous FPGA complete code is written in Verilog, including frequency, clock, clock extraction module and the top-level file, do the modulation and demodulation of a frien<> 在 2025-07-28 上传 | 大小：3kb | 下载：0
[VHDL编程] FULL-FPGA-SCH
说明：包括Cyclone II EP2C20 原理图.CycloneII开发板原理图fpga.EP1C3T144 FPGA develop board manual.EP1C6Q240C6开发板原理图.EP2C8开发板原理图.EPM1270F256C5 MAX_II_board_schematics.SF-EP1V2+FPGA开发板原理图.XC3S400红色飓风开发板原理图.红色飓风II代开发板原理图2.-Including the Cyclone II EP2C20 schematic . Cycl<zgx> 在 2025-07-28 上传 | 大小：1.92mb | 下载：0
[VHDL编程] algorithmos
说明：High Performance FFT transform Decomposition<Hero14> 在 2025-07-28 上传 | 大小：1kb | 下载：0
[VHDL编程] game_russia
说明：sopc 俄罗斯方块 SOPC -eluosi sopc fpgaeluosi sopc fpgaeluosi sopc fpga<张子佳> 在 2025-07-28 上传 | 大小：11.65mb | 下载：0
[VHDL编程] Verilog_HDLNIOSII-with-the-code
说明：Verilog_HDL/NIOSII 超级教程(文字版,内含经典代码，可复制)-Verilog_HDL/NIOSII super course (text version, the code can be replicated)<一生红蓝> 在 2025-07-28 上传 | 大小：18.59mb | 下载：0
[VHDL编程] 7483and7485
说明：4位全加器7483和4位比较器7485实现一位8421BCD码全加器-Four full adder 7483, and four comparator 7485 a 8421BCD code full adder<蔡利波> 在 2025-07-28 上传 | 大小：197kb | 下载：0
[VHDL编程] JK_flip_flop
说明：verilog编程的JK触发器，可以用modelsim进行仿真，附有测试程序-JK flip-flop<张倩> 在 2025-07-28 上传 | 大小：30kb | 下载：0
[VHDL编程] trafficlight
说明：基于VHDL的十字路*通灯控制系统设计与实现,定时器模块由25S、5S、20S三个定时器组成，分别确定相应信号灯亮的时间。三个定时器采用以秒脉冲为时钟的计数器实现。eg、ey、er分别是三个定时器的工作使能信号，tm25、tm5、tm20是三个定时器的计数结束指示信号。 控制模块是对系统工作状态的转换进行控制，根据交通规则可得系统状态转换情况。ar、ay、ag br、by、bg分别表示由控制器输出的A道和B道的红、黄、绿信号灯亮的时间；eg、ey、er分别表示由控制器输出的控制25S、5S<蔡利波> 在 2025-07-28 上传 | 大小：181kb | 下载：0