[VHDL编程] sanjiaobo

说明：本VHDL程序为三角波程序，能够实现三角波的输出，原理为通过8位二进制的递增和递减实现三角波形-This VHDL for triangle wave program program, will be able to realize the triangle wave output, principle of eight binary through increment and decrement realize triangle waveform
<毕LONG> 在 2025-06-09 上传 | 大小：2kb | 下载：0

[VHDL编程] zhegnxianbo

说明：首先把正弦信号的数据写入存储器，通过控制程序给出的地址访问ROM存储器，不同的地址给出不同的数据从而将正弦信号读出来-First turn on the sine signal data writing memory, through the control program of the address given access ROM memory, different address given different data and the sine signal read out
<毕LONG> 在 2025-06-09 上传 | 大小：2kb | 下载：0

[VHDL编程] FPGA-chuankoutongxin

说明：本文详细介绍了串行通用异步收发器设计原理及调试方法同时还介绍了QuartusII6.0软件的应用，此外还介绍了FPGA实现接口电路设计-This paper introduces the general asynchronous serial transceiver design principle and the debugging method is also introduced QuartusII6.0 software application, in addition, it also
<毕LONG> 在 2025-06-09 上传 | 大小：350kb | 下载：0

[VHDL编程] SOPC_LED

说明：基于Altera公司的Nios软核的LED程序。简单的SOPC例程。-SOPC(System on a Programmbale Chip) application based on the Nios Core which produced by Altera Cor.
<GaryLee> 在 2025-06-09 上传 | 大小：13.46mb | 下载：0

[VHDL编程] 74HC595-seg

说明：基于verilog语言的74HC595程序。两块74HC595联级使用-Based on the Verilog language 74HC595 procedures
<黄旭磊> 在 2025-06-09 上传 | 大小：394kb | 下载：0

[VHDL编程] 8bitcpunew

说明：设计一个8位的CPU 有完整的程序包 仿真结果-Modern communication system ( MATLAB ) Edition ( Second Edition ) MATLAB+ source code for all
<小白> 在 2025-06-09 上传 | 大小：1.59mb | 下载：0

[VHDL编程] pipe_adder

说明：使用流水结构设计的一个超前进位加法器，含测试文件-pipe adder
<徐欢> 在 2025-06-09 上传 | 大小：1kb | 下载：0

[VHDL编程] fast_adder

说明：设计了一个超前进位加法器，仿真结果正确，综合结果延时小-fast adder
<徐欢> 在 2025-06-09 上传 | 大小：10kb | 下载：0

[VHDL编程] An-electric-fan-automatically--

说明：温控电风扇的自动开关控制器及fpga验证，含有源程序及fpga介绍应用-Automatic temperature control fan switch controller and the fpga verify, with source fpga Applications
<chenna> 在 2025-06-09 上传 | 大小：5kb | 下载：0

[VHDL编程] choose

说明：8-3多路选择器的fpga实现，数码管显示当前选择数据编号-8-3 multiplexer fpga realize, digital tube display the currently selected data Numbers
<cc> 在 2025-06-09 上传 | 大小：9kb | 下载：0

[VHDL编程] add

说明：4位并联全加器的fpga实现，由4个一位全加器及一个超前进位器组成，可向上进位-Four parallel QuanJia device fpga realizing by 4 a QuanJia emulators, and a leading sensor into binary, can carry up
<cc> 在 2025-06-09 上传 | 大小：25kb | 下载：0

[VHDL编程] add_4

说明：4位串联全加器的fpga实现，由4个一位全加器组成-Four series of fpga realizing the QuanJia by 4 a QuanJia emulators
<cc> 在 2025-06-09 上传 | 大小：12kb | 下载：0