[VHDL编程] clock

说明：电子时钟的verilog代码，非常全的资料，值得一看-the clock of verilog
<肖焕> 在 2025-06-08 上传 | 大小：839kb | 下载：0

[VHDL编程] EDA

说明：用VHDL编程实现1位二进制全减器设计和模可变计数器设计-A binary full-cut design and mold variable counter design with VHDL programming
<高华> 在 2025-06-08 上传 | 大小：225kb | 下载：0

[VHDL编程] EDA1

说明：用VHDL编程实现序列信号发生器与检测器设计和数字钟设计-VHDL programming sequence signal generator and detector design and the design of the digital clock
<高华> 在 2025-06-08 上传 | 大小：254kb | 下载：0

[VHDL编程] shiyanwu

说明：用VHDL编程实现一条主干道，一条乡间公路。组成十字路口，要求优先保证主干道通行。有MR（主红）、MY（主黄）、MG（主绿）、CR(乡红)、CY（乡黄）、CG（乡绿）六盏交通灯需要控制；交通灯由绿→红有4秒黄灯亮的间隔时间，由红→绿没有间隔时间；系统有MRCY、MRCG、MYCR、MGCR四个状态；-VHDL programming to a main road, a country road. Composed of a crossroads, requiring priority to en
<高华> 在 2025-06-08 上传 | 大小：133kb | 下载：0

[VHDL编程] Moore_Asynchronous_state_machine

说明：moore异步状态机verilog实现，通过异步时钟和两个输入来对输出的状态进行控制，比同步状态机有更广泛的应用。-the moore asynchronous state machine verilog implementation, asynchronous clock and two input to the output state control, have a much wider application than the synchronous state machine.
<李莫> 在 2025-06-08 上传 | 大小：191kb | 下载：0

[VHDL编程] Call-by-Value

说明：Describe a syntax of "Call by value"
<Hank> 在 2025-06-08 上传 | 大小：6kb | 下载：0

[VHDL编程] Array_mul8

说明：4位输入，8为输出列阵乘法器，列阵乘法器比之普通的移位乘法器具有更高的速度和更强的并行能力，且进一步升级十分方便。-4 input, 8 for the output array multiplier, array multiplier with higher speeds and greater parallelism than the ordinary shift multiplier, and further escalation is very convenient.
<李莫> 在 2025-06-08 上传 | 大小：763kb | 下载：0

[VHDL编程] Add_sub_struc

说明：8位加减器，八位减法器与加法器，用过一个控制端可以自由变换，采用移位加法方式，用途广泛，利用减法位补码加法的理论实现。-8 addition and subtraction, eight subtractor and adder, used a control terminal can freely change the using Shift addition, a wide range of uses, the use of subtraction complement addition t
<李莫> 在 2025-06-08 上传 | 大小：528kb | 下载：0

[VHDL编程] A

说明：基于CPLD的VHDL语言数字钟(含秒表)设计及程序 利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。-The VHDL language based on CPLD digital clock (including a stopwatch) design and program By usin
<ruohai> 在 2025-06-08 上传 | 大小：93kb | 下载：0

[VHDL编程] PS2_Demo

说明：lease read your package and describe it at least 40 bytes in English. System will automatically delete the directory of debug and release, so please do not put files on these two directory.
<taltindag> 在 2025-06-08 上传 | 大小：55kb | 下载：0

[VHDL编程] FFT

说明：本程序为FFT的一个蝶形运算单元，输入位4位，输出8位，由于乘法器的原因，分实部与虚部，输出也为实部虚部，对其进行组合可实现FFT变换，其中乘法器为快速的列阵乘法器。-FFT butterfly unit, the input bit 4bit output 8bit, due to the multiplier, divided into real and imaginary parts, the output for the real part of the imaginary part o
<李莫> 在 2025-06-08 上传 | 大小：2.08mb | 下载：0

[VHDL编程] fpga

说明：利用超高速硬件描述语言(VHDL)在现场可编程逻辑门阵列(FPGA)上编程实现的纯数字式等精度频率计，不但具有较高的测量精度，而且其测量精度不会随着被测信号频率的降低而下降。为了实现对任意信号进行频率测量，在前端输入加整形电路即可。-The cymoneter that be implemented with using the VHDL (Very High Speed Integrated Hardware Descr iption Language) to program into the
<张新> 在 2025-06-08 上传 | 大小：35kb | 下载：0