资源列表

« 1 2 ... .47 .48 .49 .50 .51 2852.53 .54 .55 .56 .57 ... 4310 »

[VHDL编程Hall-element-tachometer-circuit

说明:下面以常见的玩具电机作为测速对象,用CS3020设计信号获取电路,通过电压比较器实现计数脉冲的输出,既可在单片机实验箱进行转速测量,也可直接将输出接到频率计或脉冲计数器,得到单位时间内的脉冲数,进行换算即可得电机转速。这样可少用硬件,不需编程,但仅是对霍尔传感器测速应用的验证。-Hall element tachometer circuit
<除魔为道> 在 2025-06-18 上传 | 大小:60kb | 下载:0

[VHDL编程counter-interrupt-8-timer-04s

说明:单片机源程序(keilC语言)---计数器中断8次定时04s件,不需编程,但仅是对霍尔传感器测速应用的验证。-SCM source (keilC language)--- counter interrupt 8 timer 04s
<除魔为道> 在 2025-06-18 上传 | 大小:8kb | 下载:0

[VHDL编程pci_to_wb_latest[1].tar

说明:该ip核实现了容量为16MB的、双字、可寻址存储镜像与wishbone总线的连接-This core implements a 16 MB DWord-addressable memory image in the Wishbone bus (so WB width is 32 bit). Its functionality is reduced to the minimum which is required by the PCI specification (and I m really t
<hxr> 在 2025-06-18 上传 | 大小:7kb | 下载:0

[VHDL编程a_vhdl_8253_timer_latest[1].tar

说明:因特尔8254 计时器的vhdl语言实现-a VHDL version of the Intel 8254 timer
<hxr> 在 2025-06-18 上传 | 大小:105kb | 下载:0

[VHDL编程wb_to_amba_latest[1].tar

说明:ahb总线到wishbone总线的桥接器,包括一个testbench,该版本暂不支持burst操作-A AHB master to WishBone slave bridge along with a basic testbench is included. Burst in not yet supported
<hxr> 在 2025-06-18 上传 | 大小:11kb | 下载:0

[VHDL编程The-design-of-the-bicycle-odometer

说明:本系统由霍尔传感器、RC滤波电路、单片机AT89S51、系统化LED显示模块、数据存储电路和键盘控制组成。其中霍尔传感器包含信号放大和波形整形。对待测信号进行放大的目的是降低对待测信号的幅度要求;波形变换和波形整形电路则用来将放大的信号转换成可与单片机相连的TTL信号;通过单片机的设置可使内部定时器T1对脉冲输入引脚T0进行控制,这样能精确地算出加到T0引脚的单位时间内检测到的脉冲数;设计中速度显示采用LED模块,通过速度换算得来的里程数采用I2C总线并通过E2PROM来存储,既节省了所需单片机
<除魔为道> 在 2025-06-18 上传 | 大小:206kb | 下载:0

[VHDL编程Foreign-language-translation

说明:本系统由霍尔传感器、RC滤波电路、单片机AT89S51、系统化LED显示模块、数据存储电路和键盘控制组成。其中霍尔传感器包含信号放大和波形整形。对待测信号进行放大的目的是降低对待测信号的幅度要求;波形变换和波形整形电路则用来将放大的信号转换成可与单片机相连的TTL信号;通过单片机的设置可使内部定时器T1对脉冲输入引脚T0进行控制,这样能精确地算出加到T0引脚的单位时间内检测到的脉冲数;设计中速度显示采用LED模块,通过速度换算得来的里程数采用I2C总线并通过E2PROM来存储,既节省了所需单片机
<除魔为道> 在 2025-06-18 上传 | 大小:13kb | 下载:0

[VHDL编程Temperature-Meter

说明:Temperature Meter in VHDL code.
<Andre Michels> 在 2025-06-18 上传 | 大小:1kb | 下载:0

[VHDL编程compare

说明:基于isPLSI1016E_80LJ44芯片简单的十六位比较器-IsPLSI1016E_80LJ44 chip sixteen
<马爱华> 在 2025-06-18 上传 | 大小:3kb | 下载:0

[VHDL编程Chronometer

说明:Chronometer VHDL code.
<Andre Michels> 在 2025-06-18 上传 | 大小:2kb | 下载:0

[VHDL编程timer

说明:用verilog 实现时钟的功能,并在DE2开发板上调试-Clock with verilog and debug on the DE2 board
<fisher> 在 2025-06-18 上传 | 大小:781kb | 下载:0

[VHDL编程Fibonacci-Sequence

说明:Fibonacci Sequence VHDL code.
<Andre Michels> 在 2025-06-18 上传 | 大小:1kb | 下载:0
« 1 2 ... .47 .48 .49 .50 .51 2852.53 .54 .55 .56 .57 ... 4310 »

源码中国 www.ymcn.org