资源列表
[VHDL编程] Solution_19
说明：This solution would help to study controller design. Especially Buck converter.<Max> 在 2025-06-21 上传 | 大小：11.94mb | 下载：0
[VHDL编程] VHDL-Cookbook
说明：VHDL is a language for describing digital electronic systems. It arose out of the United States Government’s Very High Speed Integrated Circuits (VHSIC) program, initiated in 1980. In the course of this program, it became clear that there was a<Blas> 在 2025-06-21 上传 | 大小：230kb | 下载：0
[VHDL编程] FPGA_VHDL_Clock
说明：利用QuartusII VHDL硬件描述语言写的一枚简单的小时钟，具有设定闹钟，设定时间，设定闹钟长度的功能-The QuartusII the VHDL hardware descr iption language used to write a simple little clock set the alarm, set time, set the alarm clock the length of the function<Su,Songmu> 在 2025-06-21 上传 | 大小：2.17mb | 下载：0
[VHDL编程] cvvhhdl_vgao
说明：彩条信号发生器使用说明使用模块有：VGA接口、脉冲沿模块、时钟源模块。 使用步骤：1.打开电源+5V2.信号连接，按下表将1K30信号与实际模块连接好。3.1K30板板连接好并口线，并将程序源码加载。4.将将彩色显示出来器的线与VGA接口连接好。5.彩条信号就能在显示出来器中产生，通过脉冲沿模块按键MS1能改变产生彩条的 可直接使用。 -The color bar signal generator using the module: VGA interface, the pulse alon<举例> 在 2025-06-21 上传 | 大小：94kb | 下载：0
[VHDL编程] urunn_length_s
说明：<p>用verilog 开发应用于图像压缩编码中使用行程长度编码(run lengthencoding，RLE)对交流系数(Aa)进行编码。</p> -<p> With verilog development for image compression using run length encoding (run lengthencoding, RLE) coding to encode the exchange coefficient (Aa). <<举例> 在 2025-06-21 上传 | 大小：9kb | 下载：0
[VHDL编程] 25c
说明：基于xilinx spartan 3e 开发板的ATMEL 25c 系类EEPROM 接口程序。可以将EEPROM值读出并显示于LCD上。读取频率由DCM和内部分频器控制。读出结果可以自动和设定值（55AA 或AA55等）进行比对，并也在LCD上显示verify的结果。 通过switch可以选择连续读出整个存储空间，或是通过button按字节读取。-Based on the xilinx spartan 3e development boards of ATMEL 25c Department<李华> 在 2025-06-21 上传 | 大小：1.57mb | 下载：0
[VHDL编程] 93c
说明：基于xilinx spartan 3e 开发板的ATMEL 93c系类(46 56 66)EEPROM 接口程序。可以将EEPROM值读出并显示于LCD上。读取频率由DCM控制。读出结果可以自动和设定值（55AA 或AA55等）进行比对，并也在LCD上显示verify的结果。 通过switch可以选择连续读出整个存储空间和组织模式（8bit 或16bit），通过button按字节读取。鄙人自己编写的，已通过上板测试-Xilinx spartan 3e development boards of<李华> 在 2025-06-21 上传 | 大小：583kb | 下载：0