[VHDL编程] Verilog3

说明：Verilog的135个经典设计实例，里面包括了大量的常用模块，很容易理解，对初学者很好-135 instances of classic design in Verilog, which includes a large number of commonly used modules, easy to understand, good for beginners
<宋伟杰> 在 2025-12-30 上传 | 大小：111kb | 下载：0

[VHDL编程] LCD

说明：verilog实现的在1602LCD上实现的时钟计数器，可以显示一个电话号码和动态时钟，在EP2C8上测试过-verilog achieve 1602LCD on the clock counter, you can display a phone number, and dynamic clock, tested on the EP2C8
<宋伟杰> 在 2025-12-30 上传 | 大小：2kb | 下载：0

[VHDL编程] verilog37

说明：verilog实验37个程序，里面是比较经典实用的模块功能程序，对学习verilog进阶学习还是不错的-37 verilog experimental procedure, which is classic and practical module program, advanced learning is good learning verilog
<宋伟杰> 在 2025-12-30 上传 | 大小：171kb | 下载：0

[VHDL编程] ADC-

说明：it is the document & source code in verilog of adc using sparten 3e fpga kit
<kamlesh> 在 2025-12-30 上传 | 大小：705kb | 下载：0

[VHDL编程] wavelet-transform-based-image-compression

说明：vhdl code & document for wavelet based image compression using fpga
<kamlesh> 在 2025-12-30 上传 | 大小：231kb | 下载：0

[VHDL编程] shiyan

说明：能够测量出方波的频率，其范围50Hz~50KHz。 要求测量的频率绝对误差±5Hz。 将测量出的频率以十进制格式在实验板上的4个数码管上显示。 测量响应时间小于等于10秒。-Able to measure the square wave frequency, its range 50Hz to 50KHz. Require the measurement of the absolute frequency error 5Hz. Will measure the frequency i
<周爱丹> 在 2025-12-30 上传 | 大小：256kb | 下载：0

[VHDL编程] ppt

说明：1、可编程逻辑器件，即应用EDA技术完成电子系统设计的载体； 2、硬件描述语言（VHDL 或者 Verilog）。它用来描述系统的结构和功 能，是EDA的主要表达手段； 3、配套的软件工具。它用来完成电子系统的智能化设计； 4、实验开发系统。在整个EDA设计电子系统的过程中，实验开发系统是实现可编程器件下载和验证的工具， -A programmable logic device, the application of EDA technology to complete th
<周爱丹> 在 2025-12-30 上传 | 大小：12.96mb | 下载：0

[VHDL编程] USB2.0-IP

说明：USB2.0 IP核源代码，经典好用！写这么多真没意思！-USB 2.0 IP core source code, easy to use classic! Write so really boring!
<sulianghe> 在 2025-12-30 上传 | 大小：224kb | 下载：0

[VHDL编程] 9

说明：dds xinhaofashengqi quartus vhdl
<简希> 在 2025-12-30 上传 | 大小：3.55mb | 下载：0

[VHDL编程] mem_wb

说明：采用Verilog编写的存储器，使用lpm_ram_dq模拟主存。主要内容为实现了存储器的奇偶分体，使得该存储器可以进行字或字节的读写操作。-Written by Verilog memory, use lpm_ram_dq simulated main memory. The main content of the memory parity split making the memory word or byte read and write operations.
<Blueve> 在 2025-12-30 上传 | 大小：593kb | 下载：0

[VHDL编程] register

说明：采用Verlog编写的仿8086通用寄存器。包含了AX,BX,CX,DX,BP,SI,DI,SP八个通用寄存器，并且前四个可通过W-B选择为高八位或低八位-With Verlog written in imitation of 8086 general-purpose registers. Contains the AX, BX, CX, DX, BP, SI, DI, SP eight general purpose registers, and the first four by the W
<Blueve> 在 2025-12-30 上传 | 大小：606kb | 下载：0

[VHDL编程] TaxiMeter

说明：出租车计价器；包括计价，计时，计公里数，实时显示-The Taximeter including pricing, timing, total mileage, real-time display
<公子张> 在 2025-12-30 上传 | 大小：986kb | 下载：0