资源列表

« 1 2 ... .50 .51 .52 .53 .54 2955.56 .57 .58 .59 .60 ... 4310 »

[VHDL编程dac_adc

说明:vhdl dac_adc.mdl its sysgen model file for xilinx platform
<sanjeev> 在 2025-06-20 上传 | 大小:14kb | 下载:0

[VHDL编程Framer

说明:ISE平台下的verilog的QC-LDPC编码,经仿真没有问题-ISE platform verilog QC-LDPC coding, no problems by simulation
<kwiicsyy> 在 2025-06-20 上传 | 大小:1.07mb | 下载:0

[VHDL编程mem_ctrl.tar

说明:内存控制器,用于连接SDRAM,可以自行修改-Memory controller for connection to SDRAM, and can modify
<tony> 在 2025-06-20 上传 | 大小:324kb | 下载:0

[VHDL编程wb_conbus.tar

说明:wish brone总线代码,用于FPGA内部各模块连接-wish brone bus code for internal FPGA modules connected
<tony> 在 2025-06-20 上传 | 大小:15kb | 下载:0

[VHDL编程epf10k10lc84_clock

说明:基于epf10k10lc84设计的万年历的设计包括调时调分功能-The design of the calendar based on epf10k10lc84 design include adjusting the tone sub-function
<cw> 在 2025-06-20 上传 | 大小:633kb | 下载:0

[VHDL编程UART

说明:串口实验,verilog语言编写,包括简单的发送数据和接收数据-Serial experiments
<zq> 在 2025-06-20 上传 | 大小:146kb | 下载:0

[VHDL编程flash

说明:在nios环境下,结合verilog语言开发,功能是往flash里面写0-99并打印出来-Nios environment, combined with the verilog language development function is to write to flash inside the 0-99 and print out
<zq> 在 2025-06-20 上传 | 大小:16.58mb | 下载:0

[VHDL编程led

说明:在nios环境下,结合verilog语言开发,功能是永远不变的流水灯操作-Nios environment, combined with the verilog language development, the function is always the same water lamp operation
<zq> 在 2025-06-20 上传 | 大小:7.15mb | 下载:0

[VHDL编程SDRAM

说明:在nios环境下,结合verilog语言开发,功能是往SDRAM里面写0-99并打印出来-Nios environment, combined with the verilog language development function is to write to the SDRAM inside 0-99 and print out
<zq> 在 2025-06-20 上传 | 大小:16.16mb | 下载:0

[VHDL编程sysclk

说明:在nios环境下,结合verilog语言开发,功能是验证系统的定时器功能-Nios environment, combined with the verilog language development, functional verification system timer function
<zq> 在 2025-06-20 上传 | 大小:16.83mb | 下载:0

[VHDL编程timer

说明:在nios环境下,结合verilog语言开发,功能是结合系统定时器的流水灯操作-Nios environment, combined with the verilog language development is a combination of water of the system timer lamp operating
<zq> 在 2025-06-20 上传 | 大小:16.23mb | 下载:0

[VHDL编程FPGA

说明:vga的图像动态显示,用verilog编写,运行成功。对初学者很有帮助。-vga image dynamic, with verilog to write and run successfully. Useful for beginners.
<刘宝廷> 在 2025-06-20 上传 | 大小:61kb | 下载:0
« 1 2 ... .50 .51 .52 .53 .54 2955.56 .57 .58 .59 .60 ... 4310 »

源码中国 www.ymcn.org