[VHDL编程] MII

说明：以太网MII芯片配置接口的VHDL设计，配置PHY芯片的模块设计-Ethernet MII chip configuration interface VHDL design, configuration PHY chip module design
<雷伟林> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[VHDL编程] mul1

说明：n*n pipeline multipler
<sakthivel.p> 在 2025-06-21 上传 | 大小：6kb | 下载：0

[VHDL编程] 6416_dsk_vhdl

说明：this file is vhdl file of dsk6416 cpld vhdl file
<ali> 在 2025-06-21 上传 | 大小：4kb | 下载：0

[VHDL编程] fp_adder

说明：this a code for implimenting floating point adder on FPGA -this is a code for implimenting floating point adder on FPGA
<mohammad> 在 2025-06-21 上传 | 大小：3kb | 下载：0

[VHDL编程] PWM_Module

说明：Very clean design of a PWM module made in structural VHDL. Lower blocks are behavioral.Designed in Quartus 9.0,
<nada> 在 2025-06-21 上传 | 大小：1.63mb | 下载：0

[VHDL编程] filtro_hdlcoder

说明：Example project of a filter designed in MATLAB and exported to VHDL.
<nada> 在 2025-06-21 上传 | 大小：2.06mb | 下载：0

[VHDL编程] Dip_PB_LED

说明：4 bit counter. 1 Push Button (PB) and 1 Dip Switch (DP)are inputs. 4 Leds (common anode) are outputs.
<nada> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[VHDL编程] ADC

说明：analog to digital converson programmed in VHDL
<JT_LADINO> 在 2025-06-21 上传 | 大小：464kb | 下载：0

[VHDL编程] rs232_receive_control

说明：RS232 receive control in VHDL
<JT_LADINO> 在 2025-06-21 上传 | 大小：1kb | 下载：0

[VHDL编程] rs232_receiver

说明：receiver RS-232 programmed in VHDL
<JT_LADINO> 在 2025-06-21 上传 | 大小：3kb | 下载：0

[VHDL编程] rs232_transmitter

说明：tranmitter RS232 programmed in VHDL
<JT_LADINO> 在 2025-06-21 上传 | 大小：2kb | 下载：0

[VHDL编程] epcverilogTimer

说明：用verilog编写的epc的仿真定时器。用quartus2 仿真-Epc prepared with verilog simulation timer. Simulation with quartus2
<weiyi> 在 2025-06-21 上传 | 大小：43kb | 下载：0