[VHDL编程] lab1

说明：xilinx spartan-3eEDK实验1源码-xilinx spartan-3eEDK Experiment 1 source
<李炳> 在 2025-12-28 上传 | 大小：3.54mb | 下载：0

[VHDL编程] VHDL_SDH

说明：现代光纤通信SDH的VHDL源码，实现SDH开销的接收处理。-VHDL source code of modern fiber-optic communication SDH the SDH overhead of receiving and processing.
<张雷> 在 2025-12-28 上传 | 大小：56kb | 下载：0

[VHDL编程] VHDL_LAPS

说明：简化LAPS协议，对发送的数据包进行封装、传输和接收，，包含FCS是对整个LAPS帧进行CRC校验。-Simplify LAPS protocol, encapsulation, transmission, and receiving the transmitted data packet, containing FCS is performed on the entire LAPS fr a me CRC.
<张雷> 在 2025-12-28 上传 | 大小：160kb | 下载：0

[VHDL编程] VHDL_Ethernet

说明：VHDL实现的以太网测试仪器，可以根据配置生成各种模式的以太网数据报文，并对接收到的以太网数据进行统计。-VHDL realization of Ethernet test instrument can generate a variety of modes depending on the configuration of Ethernet data packets, and receives Ethernet data statistics.
<张雷> 在 2025-12-28 上传 | 大小：259kb | 下载：0

[VHDL编程] VHDL_FIR

说明：VHDL设计的14阶FIR滤波器，根据已给出滤波器系数以及验证程序，选用Altera的EP2S60F484C3器件进行设计。-VHDL design of the 14-order FIR filter design, according to the filter coefficients as well as the verification process has been given the EP2S60F484C3 selected Altera devices.
<张雷> 在 2025-12-28 上传 | 大小：185kb | 下载：0

[VHDL编程] DDS

说明：一个DDS的程序，很有用，可以产生频率可控的正弦波-A DDS program is useful, can produce controllable frequency sine wave
<Engr.Echo> 在 2025-12-28 上传 | 大小：1.97mb | 下载：0

[VHDL编程] decoder83

说明：一个83译码器，使用VRILOG写的，对初学者很有用-A 83 decoder
<Engr.Echo> 在 2025-12-28 上传 | 大小：273kb | 下载：0

[VHDL编程] freq_meter

说明：使用verilog写的频率计，可切换档位-Frequency counter using verilog write switch stalls
<Engr.Echo> 在 2025-12-28 上传 | 大小：1.19mb | 下载：0

[VHDL编程] FinalCPU

说明：用VHDL语言编写的简单CPU程序,实现了加减乘除和移位功能。-a simple CPU program writen by VHDL language , it realizes the add, subtract, multiply ，divide and shift function.
<myw> 在 2025-12-28 上传 | 大小：471kb | 下载：0

[VHDL编程] M_code

说明：m序列实现,里面含verilog代码和教程，适合学习-m code
<uodsi> 在 2025-12-28 上传 | 大小：152kb | 下载：0

[VHDL编程] dds

说明：是vhdl语言写的dds的部分代码，留下来，方便以后查看-The vhdl language written dds part of the code , to stay , convenient View
<郑> 在 2025-12-28 上传 | 大小：2kb | 下载：0

[VHDL编程] iir_2n_ip_float_demo

说明：使用altera提供的ip核，实现了浮点数运算的2阶iir滤波器，结果与matlab运算结果相同。(Using the IP core provided by Altera, the 2 order IIR filter of floating point operation is implemented, and the result is the same as that of MATLAB operation.)
<小天夫斯基> 在 2025-12-28 上传 | 大小：46.66mb | 下载：0