[VHDL编程] add

说明：加法器的verilog代码希望对需要的人起一定的参考-Adder verilog code hope for those who need to play a certain reference
<david> 在 2025-12-28 上传 | 大小：7kb | 下载：0

[VHDL编程] uart

说明：uart veilog源码 含有testbench-uart verilog
<王维> 在 2025-12-28 上传 | 大小：2kb | 下载：0

[VHDL编程] PL_2FSK

说明：基于VHDl的2FSK调制！用的是altera的quartus11软件-Based on VHDl the 2FSK modulation
<EAST STAR> 在 2025-12-28 上传 | 大小：24kb | 下载：0

[VHDL编程] PL_FSK2

说明：基于altera公司的quartus软件做的2FSK解调-The doing altera quartus software 2FSK demodulation
<EAST STAR> 在 2025-12-28 上传 | 大小：22kb | 下载：0

[VHDL编程] DeathRoad

说明：traffic light controller.-traffic light controller.
<nahum> 在 2025-12-28 上传 | 大小：592kb | 下载：0

[VHDL编程] abc

说明：总线控制，用于嵌入式系统也fpga通信，主要用用于的产品是光时域反射仪-The bus control for embedded systems fpga communication products, mainly used for optical time domain reflectometer
<朱怀安> 在 2025-12-28 上传 | 大小：1kb | 下载：0

[VHDL编程] xors_1

说明：this xor gate in vhdl run under active hdl-this is xor gate in vhdl run under active hdl
<sag> 在 2025-12-28 上传 | 大小：12kb | 下载：0

[VHDL编程] mux2

说明：this is multiplexer gate in vhdl run under active hdl
<sag> 在 2025-12-28 上传 | 大小：12kb | 下载：0

[VHDL编程] adder

说明：tis an adder code in vhdl-tis is an adder code in vhdl
<sag> 在 2025-12-28 上传 | 大小：11kb | 下载：0

[VHDL编程] cary_generation

说明：cary generation code in vhdl
<sag> 在 2025-12-28 上传 | 大小：13kb | 下载：0

[VHDL编程] carry_ripple_adder

说明：carry ripple adder vhdl code
<sag> 在 2025-12-28 上传 | 大小：14kb | 下载：0

[VHDL编程] alu_with_component

说明：Arithmetic logic unit in vhdl
<sag> 在 2025-12-28 上传 | 大小：18kb | 下载：0