[VHDL编程] table_tennis

说明：一个模拟乒乓球游戏的Verilog HDL程序-A simulation table tennis game Verilog HDL program
<*宇> 在 2025-12-28 上传 | 大小：1.62mb | 下载：0

[VHDL编程] taxi

说明：基于顶层模块用Verilog HDL设计的出租车计费系统，4位精度-Based on the top module use Verilog HDL design taxi billing system, four accuracy
<*宇> 在 2025-12-28 上传 | 大小：2.59mb | 下载：0

[VHDL编程] 2402-dld

说明：Multisim® is a schematic capture, simulation, and programmable logic tool used by college and university students in their course of study of electronics and electrical engineering. Multisim is widely regarded as an excellent tool for classroom a
<mukunda> 在 2025-12-28 上传 | 大小：63kb | 下载：0

[VHDL编程] miaobiao

说明： 它具有计时功能。此秒表有两个按键（reset， start）按下reset键后，秒表清零，按下start键后，开始计时，再次按下start键后， 暂停计时，秒表显示内容闪烁。 用FPGA开发板上的两个七段数码管显示时间（以秒为单位），计时由0 到 59 循环。-It has a timer function. This stopwatch has two buttons (reset, start) reset button is pressed, the stopwatch is clear
<张远辉> 在 2025-12-28 上传 | 大小：1.3mb | 下载：0

[VHDL编程] clk_dly

说明：用于信息传输时的时钟延时程序，可根据使用情况修改部分内容。-choose a person for a job； make use of personnel； need hands
<李文> 在 2025-12-28 上传 | 大小：1kb | 下载：0

[VHDL编程] jtd

说明：十字路口的交通灯控制系统，用实验平台上的LED发光二极管显示车辆通过的方向（东西和南北各一组），用数码管显示该方向的剩余时间。要求：工作顺序为东西方向红灯亮45秒，前40秒南北方向绿灯亮，后5秒黄灯亮。然后南北方向红灯亮45秒，前40秒东西方向绿灯亮，后5秒黄灯亮。依次重复。有紧急事件时允许将某方向一直开绿灯或者开红灯，另外允许特定情况两方向均为红灯，车辆禁行，比如十字路口恶*通事故时，东西，南北两个方向均有两位数码管适时显示该方向亮灯时间。-Crossroads traffic light
<黄黄> 在 2025-12-28 上传 | 大小：492kb | 下载：0

[VHDL编程] xinhao

说明：简易信号发生器，可输出三种波形，递增锯齿波发生器模块，正弦波发生器模块，方波发生器模块，波形选择器模块，vhdl-Simple signal generator can output three waveforms, incremental sawtooth generator module, the sine wave generator module, a square wave generator module, waveform selector module, vhdl
<沈微> 在 2025-12-28 上传 | 大小：59kb | 下载：0

[VHDL编程] VGA

说明：通过对其编程可输出RGB三基色信号和HS 、VS行场扫描同步信号。当 CPLD接受单片机输出的控制信号后，内部的数据选择器模块根据控制信号选通相应的图像生成模块，输出图像信号，与行场扫描时序信号一起通过15针D型接口电路送入VGA显示器，在VGA显示器上便可以看到对应的彩色图像。-Through its programming output RGB trichromatic signals and synchronization signals HS, VS line field scannin
<苗静> 在 2025-12-28 上传 | 大小：3kb | 下载：0

[VHDL编程] Part-

说明：data transfer from one multiport ram top other multi port ram. it is a system generator compatible bile
<prince> 在 2025-12-28 上传 | 大小：22kb | 下载：0

[VHDL编程] pci-express-system-architecture.pdf.tar

说明：PCI Express is a high performance, general purpose Serial I/O Interconnect defined for a wide variety of future computing and communication platforms. The basic premise of PCI Express is that the host PCI software remains compatible with an e
<mahavir> 在 2025-12-28 上传 | 大小：4.42mb | 下载：0

[VHDL编程] sv_mux.tar

说明：it is the verification code written in system verilog for the verification of 4:1 mux and with functional coverage
<mahavir> 在 2025-12-28 上传 | 大小：3kb | 下载：0

[VHDL编程] mux_ovm_full-cover.tar

说明：this 4:1 mux verification code which is written in ovm and with functional coverage-this is 4:1 mux verification code which is written in ovm and with functional coverage
<mahavir> 在 2025-12-28 上传 | 大小：4.29mb | 下载：0