[VHDL编程] clock-verilog

说明：数字钟，功能：12时/24时切换显示，校时,时间很准（4位数码管显示），内含sof，pof，tcl，四个文件，在开发板C1上已实现-digital clock ，
<xiadafang> 在 2025-12-23 上传 | 大小：18kb | 下载：0

[VHDL编程] PWM

说明：程序PWM_rate1可以输出占空比可调的方波，并把占空比用数码管显示出来。-verilog pwm
<xiadafang> 在 2025-12-23 上传 | 大小：4kb | 下载：0

[VHDL编程] LCD12864

说明：此程序为LCD12864液晶显示，为verilog编写，显示为表白的汉字哦，在开发板C1上实现。-LCD 12864 display hanzi verilog
<xiadafang> 在 2025-12-23 上传 | 大小：437kb | 下载：0

[VHDL编程] SHIFT_REG

说明：FPGA verilog 移位寄存器的源代码-FPGA verilog This is a shift reg module.
<liweic> 在 2025-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] TIMER

说明：FPGA verilog 秒表TIMER功能-FPGA verilog THIS IS A TIMER
<liweic> 在 2025-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] UART

说明：FPGA Verilog UART 通信源代码-FPGA Verilog THIS IS A UART SQC
<liweic> 在 2025-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] LCD1602

说明：FPGA VERILOG LCD1602使用源代码-FPGA VERILOG THIS IS A LCD1602
<liweic> 在 2025-12-23 上传 | 大小：1kb | 下载：0

[VHDL编程] VGA_CTL

说明：FPGA VERILOG VGA源代码编写-FPGA VERILOG THIS IS A VGA VERILOG CODE
<liweic> 在 2025-12-23 上传 | 大小：2kb | 下载：0

[VHDL编程] alu

说明：design of a dynamic floating point ALU system for more compution
<parmalik kumar > 在 2025-12-23 上传 | 大小：2.15mb | 下载：0

[VHDL编程] uart

说明：Verilog,实现Uart的收、发功能-Verilog, achieve Uart the sending and receiving functions
<Julian> 在 2025-12-23 上传 | 大小：2kb | 下载：0

[VHDL编程] echo

说明：回声抵消 verilog 语言 借鉴别人的 -echo cancel
<好大夫> 在 2025-12-23 上传 | 大小：5kb | 下载：0

[VHDL编程] VHDLRS232Slave

说明：本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在PC机上安装一个串口调试工具来验证程序的功能。程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控 //制器，10个bit是1位起始位，8个数据位，1个结束 //位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实 //现相应的波特率。程序当前设定的div_par 的值是0x145，对应的波特率是 //9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间 //划分为8个时隙以
<yanganggang> 在 2025-12-23 上传 | 大小：2kb | 下载：0