资源列表
[VHDL编程] cordic_IP_EP1C
说明：verilog编写的调用cordicIP核实现sin信号的完整工程-call cordicIP sin signal to achieve complete nuclear engineering verilog prepared<zhangfu> 在 2025-12-20 上传 | 大小：9.62mb | 下载：0
[VHDL编程] cycloneiii_3c16_signal
说明：基于FPGA，DDS原理的双路正弦波信号发生器，含有与msp430通信模块程序。-Based on FPGA, DDS principle of dual sine wave signal generator, communication modules contain msp430 procedures.<王佳兴> 在 2025-12-20 上传 | 大小：11.92mb | 下载：0
[VHDL编程] JCONTROL_24
说明：256分步步进电机开环控制系统 所需的需存入ROM的COS值-256 by step motor open loop control system is required to be deposited in the cosine value of the ROM<费翔> 在 2025-12-20 上传 | 大小：1kb | 下载：0
[VHDL编程] jiaotongdeng
说明：这是基于verilog hdl的交通灯源代码，实现40秒绿灯5秒黄灯，共45秒的红灯。试过可以的。大家可以-This is based on the traffic lights verilog hdl source code, 40 seconds yellow green 5 seconds, 45 seconds, the red light. Tried possible. We can look at<朱枫> 在 2025-12-20 上传 | 大小：229kb | 下载：0
[VHDL编程] shuzishizhong
说明：这是基于verilog hdl的数字时钟源代码，能够实现时分秒的计时，可以手动进行调时与调分。-This is based on the digital clock verilog hdl source code, can be achieved when every minute of the time, you can adjust the time manually adjusting points.<朱枫> 在 2025-12-20 上传 | 大小：365kb | 下载：0
[VHDL编程] nocem
说明：基于VHDL硬件描述语言，实现了一款硬件片上网络模拟器，对网络接口桥的实现也有所介绍。-NoCem is an integrated emulation environment for Network on a Chip research. Network on Chips are used for processing elements on a single die to communate over a packet switched network. This is in contr<云海> 在 2025-12-20 上传 | 大小：189kb | 下载：0
[VHDL编程] wb_dma_latest.tar
说明：这是一个简单IP核的DMA桥，他有两个WISHBONE接口，该平台可实现在两个相同或不同接口之间DMA数据的搬运。-This is a simple DMA/Bridge IP core. It has two WISHBONE interface. It can perform DMA transfers between the two interfaces or on the same interfaces.<云海> 在 2025-12-20 上传 | 大小：140kb | 下载：0