资源列表
[VHDL编程] Verilog-Files---551
说明：Programmable IIR Filter written in Verilog and its respective modules.<Karan> 在 2025-12-23 上传 | 大小：5kb | 下载：0
[VHDL编程] SDRAM_96M_UART_TestOK
说明：SDRAM_96M_串口实验OK 一个项目工程，硬件包含Altera FPGA，SDRAM，串口，使用verilog-SDRAM_96M_ serial experiments OK a project engineering, hardware contains Altera FPGA, SDRAM, serial port, using verilog<李家发> 在 2025-12-23 上传 | 大小：966kb | 下载：0
[VHDL编程] DACtoADCtoSPI_Triangle1
说明：DACtoADCtoSPI_Triangle1.zip 一个项目工程，硬件包含Altera FPGA，SDRAM，串口，使用verilog-DACtoADCtoSPI_Triangle1.zip a project engineering, hardware contains Altera FPGA, SDRAM, serial port, using verilog<李家发> 在 2025-12-23 上传 | 大小：119kb | 下载：0
[VHDL编程] 5-example_IR_1
说明：基于altera EP4C FPGA的红外解析,协议格式为NEC protocol-FPGA, EP4C, NEC protocol<Sum> 在 2025-12-23 上传 | 大小：4mb | 下载：0
[VHDL编程] jishuxianshi
说明：用VHDL语言，实现计数显示电路的设计。-Using VHDL language, counter display circuit design.<严力> 在 2025-12-23 上传 | 大小：1kb | 下载：0
[VHDL编程] video_monitor
说明：基于FPGA的便携式防盗监控系统的设计与实现-Design and implementation of FPGA-based portable security monitoring system<薛凯> 在 2025-12-23 上传 | 大小：1.84mb | 下载：0
[VHDL编程] Nexys3_EDK_GPIO_UART_AXI-14-4
说明：uart-usb 接口 edk nexys3 德致伦<刘晓东> 在 2025-12-23 上传 | 大小：387kb | 下载：0
[VHDL编程] FPGA-VHDL-Time-Constraints-example
说明：FPGA VHDL Time Constraints Example<mark> 在 2025-12-23 上传 | 大小：615kb | 下载：0
[VHDL编程] New_UART_verilog
说明：这个是最新的UART的verilog代码，里边含有和UART相关的所有function,比如状态机，接收发送FIFO等相关代码。-New UART verilog sample code,Include FIFO code state mashine code ,recevier/trasmiter code<parkershe> 在 2025-12-23 上传 | 大小：4kb | 下载：0
[VHDL编程] DE2_70_D5M_XVGA
说明：针对DE2修改的工程文件，可以正常输出1280*1024的视频图像，并且可以自行进行源码的修改-For DE2 modified project file, it can output 1280* 1024 video image, and modify the source code can be<ddiao> 在 2025-12-23 上传 | 大小：277kb | 下载：0