[VHDL编程] CRC

说明：CRC校验参考设计Verilog代码,crc8,16,32bit- crc8_8.v : CRC-8, 8-bit data input. crc12_4.v : CRC-12, 4-bit data input. crc16_8.v : CRC-16, 8-bit data input. crc_ccit_8.v : CRC-CCIT, 8-bit data input.
<guangngqiang> 在 2025-06-19 上传 | 大小：10kb | 下载：0

[VHDL编程] 2ASK

说明：使用altera的FPGA实现2ASK的调制与解调，内含详细注释与完整工程-FPGA implementation using Altera modulation and demodulation of 2ASK, containing detailed notes and complete project
<汪少锋> 在 2025-06-19 上传 | 大小：57kb | 下载：0

[VHDL编程] cic_cq

说明：在altera平台用verilog硬件描述语言实现cic抽取滤波，包含完整的工程代码，已经仿真通过，可以直接用于实践-In the Altera platform using Verilog hardware descr iption language CIC decimation filter, contains the complete project code, has been adopted by simulation, can be used directly in practice
<汪少锋> 在 2025-06-19 上传 | 大小：1.13mb | 下载：0

[VHDL编程] cic_cz

说明： 在altera平台用verilog硬件描述语言实现cic插值滤波，在modelsim软件中仿真通过，包含完整的工程代码，可以直接下载到FPGA中运行-In the Altera platform using Verilog hardware descr iption language CIC interpolation filter, through the simulation in Modelsim software, including the complete project co
<汪少锋> 在 2025-06-19 上传 | 大小：1.04mb | 下载：0

[VHDL编程] dds

说明：在altera的FPGA上实现直接数字频率合成，即用verilog实现DDS，输出正弦波形，在modelsim软件中仿真通过，已包含所有代码和工程以及二进制流文件。-The realization of direct digital frequency synthesis in the Altera FPGA, which is implemented by Verilog DDS, the output sine wave, through the simulation in Modelsim
<汪少锋> 在 2025-06-19 上传 | 大小：678kb | 下载：0

[VHDL编程] spi

说明：SPI 从机verilog设计,验证通过！-SPI interface slave verilog
<王一> 在 2025-06-19 上传 | 大小：1kb | 下载：0

[VHDL编程] PLL_Inst

说明：锁相环基础设计，验证通过,非常适合初学者-Phase-Locked Loop-based design
<王一> 在 2025-06-19 上传 | 大小：1kb | 下载：0

[VHDL编程] ds18b20

说明：在altera的FPGA上使用ds18b20温度传感器制作数字温度计，并用数码管显示。使用的语言为verilog，包含全部工程与文件，可以直接使用。-Making use of DS18B20 digital thermometer temperature sensor in the Altera FPGA, and digital tube display. The language used for the Verilog, including all the projects and fi
<汪少锋> 在 2025-06-19 上传 | 大小：6.69mb | 下载：0

[VHDL编程] uart_tx_rx

说明：在altera的FPGA平台上实现rs232串口的自收发通信，速率为115200波特率，PC机使用串口调试助手即可观察结果。包含全部代码与工程，本人亲自测试通过。-Realization of self transmitting and receiving communication serial port of RS232 In altera on the FPGA platform, at a rate of 115200 baud rate, PC using serial debuggi
<汪少锋> 在 2025-06-19 上传 | 大小：14.66mb | 下载：0

[VHDL编程] PWM_music

说明：在altera的FPGA平台上，使用verilog语言实现蜂鸣器的音乐，内含乐谱理论和verilog实现的FPGA奏乐代码与工程，已经测试通过，可以直接下载到FPGA运行，蜂鸣器播放音乐。-In the Altera FPGA platform, using Verilog language to achieve the buzzer music, FPGA music code and engineering including music theory and implementation
<汪少锋> 在 2025-06-19 上传 | 大小：659kb | 下载：0

[VHDL编程] A8237

说明：Altera Quartus Megacore of A8237 (DMA Controller). Published by Altera for free after the IP Megacore portfolio has changed.
<Markus> 在 2025-06-19 上传 | 大小：195kb | 下载：0

[VHDL编程] A8251

说明：Altera Quartus Megacore of A8251 (UART). Published by Altera for free after the IP Megacore portfolio has changed.
<Markus> 在 2025-06-19 上传 | 大小：347kb | 下载：0