资源列表
[VHDL编程] didide
说明:verilog code for 32-bit dividor pls tailor it<sreeram a m> 在 2025-12-20 上传 | 大小:1kb | 下载:0
[VHDL编程] fft512_ipcore
说明:512点的FFT 使用IP核 帮助新手理解-Using a 512-point FFT IP core to help the novice to understand<胡祺勇> 在 2025-12-20 上传 | 大小:15.71mb | 下载:0
[VHDL编程] CRC32_D82
说明:CRC 校验 // polynomial: (0 1 4 5 7 8 10 11 12 16 18 22 23 26 32) // data width: 8 // convention: the first serial bit is D[7]- // polynomial: (0 1 4 5 7 8 10 11 12 16 18 22 23 26 32) // data width: 8 // convention: the first serial bit i<kirin-Jen> 在 2025-12-20 上传 | 大小:1kb | 下载:0
[VHDL编程] verilog--dianhuajifei
说明:详细介绍了电话计费系统的计时,计费!详细的程序说明-Details of the timing telephone billing system, billing! Detailed descr iption of the procedures<王龙> 在 2025-12-20 上传 | 大小:4kb | 下载:0
[VHDL编程] vga_module
说明://VGA 800*600,60Hz //red 5 green 6 blue 5 //blue4..blue0 green5..green0 red4..red0-//VGA 800*600,60Hz //red 5 green 6 blue 5 //blue4..blue0 green5..green0 red4..red0<reza> 在 2025-12-20 上传 | 大小:1kb | 下载:0
[VHDL编程] uart
说明:本设计用接口芯片的VHDL的设计方法,通过对MAX232串行通总线接口的设计,掌握发送与接收电路的基本设计思路,并进行串口通信-This design using VHDL design methodology interface chip, through the MAX232 serial communication bus interface design, master the basic design ideas to send and receive circuits, and se<typ> 在 2025-12-20 上传 | 大小:3.12mb | 下载:0