资源列表
[VHDL编程] fpuvhdl_latest.tar
说明：floating point unit which gives more precision output<madhu> 在 2025-06-23 上传 | 大小：109kb | 下载：0
[VHDL编程] music-by-FPGA
说明：音乐发生器，使用FPGA产生音符，实测通过。-music by FPGA<phoenix> 在 2025-06-23 上传 | 大小：2kb | 下载：0
[VHDL编程] lab4
说明：s the design and simulation of a simple traffic light controller: The controller consists of a clock divider block, two sequential circuits: a timing counter and a signal generator (state generator), and a decoder. The counter is used to define a<titorgtfo> 在 2025-06-23 上传 | 大小：517kb | 下载：0
[VHDL编程] RS_255_223_ENCODER
说明：rs255编码解码器，verilog描述，FPGA实现-RS255 223 ENCODER<于斌> 在 2025-06-23 上传 | 大小：503kb | 下载：0
[VHDL编程] state-machine
说明：一个简单的用verilog实现的售货机状态机设计，内有word介绍设计的原理-A simple realization of a vending machine with verilog state machine design, there are design principles introduced word<csy> 在 2025-06-23 上传 | 大小：69kb | 下载：0
[VHDL编程] Synchronous-FIFO-
说明：一个用verilog实现的同步fifo设计，压缩包里有word介绍设计中各信号的作用-Achieve a synchronous fifo with verilog design, compression bag has the role of word describes the design of the signals<csy> 在 2025-06-23 上传 | 大小：118kb | 下载：0
[VHDL编程] MIPS
说明：用verilog编写的简单的类MIPS多周期流水化处理器实现，基本功能包括9条指令和两位动态分支预测，压缩包里的word详细说明了结构中的细节-Written by verilog simple class multi-cycle pipelined MIPS processor, the basic features include 9 instruction and two dynamic branch prediction, compressed bag word specifies th<csy> 在 2025-06-23 上传 | 大小：234kb | 下载：0
[VHDL编程] stopwatch-design-and-verification
说明：一个具有秒表功能的模块，具有计时、清零、暂停等功能，精度为0.01s-The module has a stopwatch function, with time, cleared, pause function, accuracy 0.01s<csy> 在 2025-06-23 上传 | 大小：7kb | 下载：0